EQ TO US 5,801,785

10-0234653

(19) 대한민국특허청(KR) (12) 등록특허공보(81)


(51) Int. CI. ⁶ HO4N 5/66	(45) 공고일자 1999년12월15일 (11) 동역번호 10-0234653
	(24) 등록일자 1999년09월18일 10-1996-0054315 (65) 공개번호 역1997-0064204 1996년11월15일 (43) 공개일자 1997년09월12일
(30) 우선권주장	8/600.711 1996년02월13일 미국(US)
(73) 쪽해권자	인터내셔널 비지네스 머신즈 코포레이션 - 포만 제프리 엘 미국 10504 뉴욕주 아몬크
(72) 발명자	크럼프 드웨인 토마스 미국 노스 캐플라이나주 27502 아멕스 아파시 레인 1208 허드 조나단 제임스 미국 켄터키주 40513 핵심은 맨그로보 드라이브 2220 판코스트 스타본 태워려 미국 노스케플라이나주 27615 레워라 벨래체스 드라이브 1616 워팅론 토마스 케이
(74) 대리인	김영, 김창씨, 장성구
실시관 : 이끌육	

(54) 비디오 디스窓레이 시스템 및 영상 이미지 디스窓레이 방법

92

시용자에게 다스綴레이되는 두 개의 이날로그 복합 비디오 신호을 프로세심하는 방법 및 장치가 게시되어 있다. 이 시스템은 제 1 및 제 2 아날로그 복합 비디오 신호을 각각 발생시키가 위해 적어도 제 1 및 제 2 마날로그 복합 비디오 신호을 각각 발생시키가 위해 적어도 제 1 및 제 2 비디오 소스에 결합되는 선택기을 포함한다. 선택기는, 비디오 프로세서의 하나의 압력으로 제 1 또는 제 2 마날로그 복합 비디오 신호을 공급하고, 이외 동시에 독립적으로 비디오 프로세서의 제 2 압력으로 제 1 또는 제 2 마날로그 복합 비디오 신호을 공급하도쪽 동작가능하다. 비디오 프로세서는, 비디오 프로세서의 제 1 압력으로 공급되는 아날로그 비디오 신호을 공급하도쪽 동작가능하다. 비디오 프로세서의 제 2 압력으로 공급되는 이날로그 역합 비디오 신호을 발생시키기 위해 다음 이날로그 역합 비디오 신호을 발생시키기 위해 다음에 제어하여 동작가능하다.

CHHS



BAIN

도면의 간단한 설명

제1도는 텔레비전 수신기, 셋 탑 장치, 원격 제어 장치를 포함하는 본 발명의 하나의 실시예의 사시도.

제2도는 제1도의 원격 제어 장치의 확대 사시도.

세3도는 제1도의 셋 탑 장치의 소정의 멜리먼트의 개략적인 불력도.

제4도는 제1도 및 제3도의 셋 탑 장치의 소정의 멜리먼트의 개략적인 불력도.

제5도는 제1도, 제3도, 제4도의 셋 탑 장치의 소정의 앨리먼트의 계략적인 불복도.

제6도는 텔레비전 수신기 및 원격 제어 장치를 포함하는 본 발명의 다른 실시에의 사시도.

제7도는 피스널 컴퓨터 시스템 및 부속 입/총력 장치를 포함하는 본 방명의 또다른 실시예의 사시도.

제8도는 제7도의 피스털 컴퓨터의 소정의 엘리먼트의 분해 사시도.

제9도는 제8도의 퍼스널 컴퓨터의 소정의 엘리먼트의 개략적인 사시도.

제10도는 본 벌명에 따른 제1도 내지 제9도의 시스템을 갖는 제어 프로그램 기능의 구조% 도시하는 도면.

제티도는 제10도에 도시된 구조澨 사용하여 구축되는 제어 프로그램의 코딩을 도시한 도면.

제12도 내지 제18도는 본 발명에 따라 통작하는, 제1도 또는 제6도의 텔레비전 수신기 또는 제7도의 퍼스널 컴퓨터 시스템의 디스플레이 소크란을 도시한 도면.

〈도면의 주요부분에 대한 부호의 설명〉

10 : 웰리비전 수신기

11: 캐비넷

12 : 디스플레이 장치

30 : 셋 탑 정치

20 : 원격 제어 장치

21 : 하우징

22 : 입력 정치

43-2

병형 역사상 인형병

발명의 목적

발명이 속하는 기술분이 및 그 분야의 중래기술

본 발명은, 소위 "텔리비전 공간(television space)"의 소비자에 의한 사용에 관한 것이다. 즉, 증래에서와 깊이, 비디오/오디오 신호 스트림의 사용은, 무선 주파수 밴드(radio frequency bands)을 용한 방송 또는 케이블 배포(cable distribution)에 의해 분배되었거나, 또는 카셋트 레코더(cassette recorders) 또는 비디오 디스크 플레이어(video disc player)와 같은 비디오 레코더/플레이어 장치, 또는 카페라, 게임 시스템 또는 컴퓨터와 같은 직접적인 리이브 소스(live sources)로부터 이용가능하였다. 이러한 비디오/오디오 선호 스트램은, 이날로그 정보를 건송하든지 또는 디지털로 인코딩인 정보를 건송하든지 긴에, 대부분의 소비자에게 정보 및 밴터테인먼트(entertainment)의 중요한 자원으로 나타나게 되었다.

종래에, 텔레비전 공간으로의 액세스는 텔레비전 수신기의 사용에 의해 달성되었다. 그 후, 문배의 방법에 변화가 왔으며, 아날로그 신호 스트림용 케이블 박스, 레코더/플레이어, 게임 머신(sachine), 홈 카메라 등과 길은 여러 가지 셋 탑 정치(set top devices)쯤 사용하게 되었다. 텔레비전 공간 기법이 현재 "가정 극장 (home theater)"으로 알려진 것에 접근함에 따라, 상호 접속된 7개 이상의 구성 소지를 갖는 시스템이 가능해졌다. 이러한 시스템에서 여러 개, 또는 심지어 구성 시스템 모두가 각기 원격 제어 정치를 가진 수 있으며, 이에 의해 사용자(human observer)는 사용가능한 제어 단자를 사스템의 정면에서 직접 조직할 필요가 없어 각각의 구성 시스템의 기능을 제어할 수 있다. 시스템이 확산됨에 따라, 사용지는 반변하게 원격 제어 장치의 확산과 대면하게 된다.

또한, 텔레비전 공간을 사용하는 전술한 장치 및 소자가 확산됨에 따라. 예를 들어 TV, 비디오 레코더/플레이어(VCR) 장치, 케이윤 박스, 카메리, 게임 시스템 등과 같은 장치 및 구성 요소를 접속할 때 해결해야 할 많은 문제점이 또한 발생되었다. 이들 문제점은 구성 요소들간에 복잡한 상호점속 케이블림(cabling)를 포함하여, VCR, 다수의 원격 제어 장치 및 이를 TV에 접속되는 관련 하드웨어를 프로그래밍하는데 있어서의 어려움 물 포함한다.

본 발명은 VCR, 케이블 박스, 정보 서비스, CD-ROM, 게임, 카메라, 유녀(tuner)를 단일 서스템으로 결합시키는 고도로 집적된 서스템을 제공하므로써 이를 운제정을 해결할 수 있는 방안을 제안한다. 본 발명에 따른 시스템은 다수의 시청(viewing) 및 래코드 옵션을 선택하기 위한 아날로그 멀티플렉셔를 포함한다. 또한, 시스템, 비다오, 그래픽, 견자 프로그램 안내(electronic program guide, EPG) 정보쯤 위한 단일 메모리 인터페이스가 제공된다. 또한, 건체 시스템의 자원들로 액세스할 수 있는 단일 현격 제어 장치가 제공된다. 이원격 제어 장치는 그 자원들과 관련되어, 사용자에 의해 작동되는 최소한의 비용을 갖고 있다.

발명이 이루고자 하는 기술적 과제

전술한 바와 같이, 최목된 시각 이미지용 디스※레이하는 시스템을 통해 액세스되는 서비스 또는 기능을 선택하는데 있어서, 텔레비전 공간, 또는 엄의의 유시한 디스플레이에서 사용가능한 사용자의 프로그래밍을 돕는 것이 본 방명의 하나의 목적이다. 이 목적을 당성하기 위해, 본 방명은 사용자에게 디스플레이되는 두 개의 아날로그 복합 비디오 신호을 프로세싱하는 방법 및 장치를 제시한다. 목하, 본 방명은, 제 1 및 제 2 아날로그 복합 비디오 신호을 각각 방생시키기 위한 적어도 제 1 및 제 2 비디오 소스와, 제 1 및 제 2 비디오 소스에 결합되는 선택기를 포함한다. 선택기는, 비디오 프로세서의 이나의 입력으로 제 1 또는 제 2 이날로그 복합 비디오 신호를 제공하고, 이와 동시에 독립적으로 비디오 프로세서의 재 2 입력으로 제 1 또는 제 2 아날로그목함 비디오 신호를 제공하고, 이와 동시에 독립적으로 비디오 프로세서의 재 1 입력으로 공급된 이날로그목함 비디오 신호를 제공하도록 동작한다. 비디오 프로세서는 비디오 프로세서의 제 1 입력으로 공급된 이날로그목함 비디오 신호의 일부을 포함하는 중력 이날로그 목합 비디오 신호의 일부를 포함하는 중력 이날로그 목합 비디오 신호을 발생시키도록 동작한다.

발명의 구성 및 작용

본 발명의 몇몇 목적이 기술되었으며, 그 밖의 다른 목작은 참부된 도만과 관련하여 설명이 진행됨에 따라 제 시킬 것이다.

본 발명은 본 발명의 비림직한 실시에가 도시된 첨부 도면을 황조로 이하 더 상세히 기술되며, 설명을 시작하기에 앞서, 본 기술 분야에 통상의 지식을 가진 자는, 본 발명의 바람직한 결과을 당성할 수 있는 한, 본 명세서에 개시된 발명을 변경할 수 있음을 주지해야 한다. 따라서, 이하의 설명은, 본 발명을 한점하는 것이 아니라, 본 기술 분야에 통상의 지식을 가진 지에게 넓은 의미의 개시물로 제시됨을 주지해야 한다.

본 발명의 찍정 실시예정 실세하 설명하기에 앞서, 본 발명이 실용회되는 환경에 대해 약간의 설명을 제시하는 것이 유용하리라 생각된다.

좀 더 확정된 형태에 있어서, 본 발명은 비디오 다스플레이 정치, 비디오 다스플레이 정치에 의해 시각 이미지의 다스플레이꼴 구동시키기 위한 화로, 디스플레이 제어기, 완격 제어 장치를 갖는 시스템을 사용하여 실행된다. 가장 단순화된 형태에 있어서, 본 발명은 원격 제어 장치 및 디스플레이 제어기의 사용을 통해 실행될 수 있다.

본 멸세서에 개시된 본 발명의 실행에 유용한 비디오 디스플레이 장치는 텔레비전 수신기와 같은 소비자 전자 시스템 및 피스널 컴퓨터 시스템에서 종래의 사용된 것과 같은 글래스 엔벨로프(glass envelope) 움곡선과 (CRT), 다수의 청중을 위한 디스플레이에서 사용되는 것과 같은 텔레비전 프로젝터, 유사하게 사용되는 백정 디스플레이(LCO), 기스 플라즈마 디스플레이(gas plasma display), 그 밖의 다른 평판 디스플레이(flat panel displays)를 포함하는 것으로 생각한다. 나일된 장치의 유형은 에서로서만 재사하였으며, 본 발명에서 유용한 디스플레이 유형은, 몽상적으로 사용되는 것이 아니거나, 또는 이 설명을 기술하는 시점에서는 일려지 지 않은 그 밖의 다른 유형의 디스플레이 장치로서 나열된 장치에 의해 제시되는 디스플레이의 유사한 방식으로 사용자에게 시각 이미지를 디스플레이할 수 있는 장치를 포함하도록 확장될 수 있다고 생각한다. 어떤 경우에도, 다스플레이는 비디오 신호을 배디오 다스플레이 장치로 전송 할 수 있는 회로에 결합한다. 이 검한 비디오 신호을 비디오 다스플레이용 구동시켜 시각 이미지을 다스플레이하게 한다. 이러한 회로는, 사용 지에 의해 직접 센상되는 주파수 범위 밖이고 적절한 프로세싱 후 영상 다스플레이를 발생시킬 데이터를 접송 하는 주파수에서, 전송되거나 분배되는 비디오 신호 스트림을 수신하기 위한 아날로그 또는 다지털 유너용 포 험할 수 있다. 이러한 회로의 특정 에는 이히 제시될 것이다. 그러나, 회로는 텔레비전 수신기에 대한 부속물 로서 사용되는 셋 팀 장치, 텔레비전 수신기, 퍼스틸 컴퓨터 시스템, 또는 소비자 전자 시스템의 그 밖의 다른 유형에서 전험적으로 발견되는 것들을 포함할 수 있다.

이러한 회로로 전달되며, 이러한 회로를 통과하는 비디오 신호 스트림은 여러 가지 특성을 가질 수 있다. 이 스트림은, 전송 또는 저장을 용이하게 하기 위해 프로세상에 의해 몇몇 정보가 및집되기나 압축되어 있는 압축 된 신호원 수 있다. 이러한 압축 기법중 하나는 MPEG(Moving Picture Expert Group)에 의해 폭쟁화되는 것 이다. 이러한 경우, 회로는 비디오 신호 스트림의 압축적원을 위한 설비(provision)를 포함할 수 있다. 스트 림은 압축되지 않은 신호원 수도 있다. 스트림은 중래의 MTSC 또는 PAL 병송 텔레비진 독성과 같은 이탈로그 정보왕 수 있으며, 또한 이탈로그 정보를 디지털화하거나 직접적으로 원래 디지털에 의한 디지탕 정보을 포함 할 수 있다. 스트림은 표현되거나, 기록되는 이벤트의 발생과 동시에 건송되고, 수신되어 디스플레이된다는 의 미에서 "라이브(live)"왕 수 있다. 신호의 분배는 방송, 또는 케이뷴, 광섬유 등과 같은 몇몇 광대역 (brodband) 분배 방법에 의해 이루어질 수 있다.

본 발명의 상세한 설명에 개시될 본 발명의 모든 실시에에서, 비디오 신호 스트링은 디스플레이 제어기의 제어 하에 비디오 디스플레이 장치로 전송된다. 이하 더 상세히 기술되는 바와 같이, 디스플레이 제이기는 이하 기 술될 여러 가지 상이한 환경에서 이용될 수 있다.

이러한 환경증 하나는 본 발명에 의해 고려되는 배와 같이. 케이븀 분배 네트워크에 의해 비디오 스트림이 전 송되는 많은 가경에서 사용되는 비와 같은. 케이븀 튜너 시스템의 형태일 수 있는 셋 탑 장치에 의해 제공된다. 셋 탑 장치는 인공위성 진송, 또는 암호화(encryption)되거나 암호화되지 않고 디지털 형태로 분배 되는 비디오 신호 스트림을 디고당할 수 있는 능력을 갖는다. 셋 탑 장치는 또한 VHS 테이프 또는 비디오 디 스크와 같은, 기록/재생 능력을 구비하는 장치의 형태일 수 있다. 셋 탑 장치는 또한 계임 미신으로 알려진 형 태일 수 있으며, 이러한 형태로는 난텐도(Nintendo) 및 세가(Sega)에 의해 재공되는 시스템이 가장 날리 왕 려진 것이다. 셋 탑 장치는 백 체념(back channel) 능력을 구비할 수 있어서, 분배 링크왕 직접 %하거나 또 는 중래의 전화선과 같은 반형 채널을 통해 분배 시스템으로 신호를 복귀시킬 수 있게 된다. 셋 탑 장치는 본 발명의 상세한 설명에서 상세히 제시되지 않은 다른 것뿐만 아니라, 간략하게 건술된 시스템의 몇몇 또는 모든 능력을 포함할 수 있다.

이라한 셋 탑 정치중 하나가 도 1에 목별히 도시되어 있으며, 여기에는 텔레비전 수신기(10), 용격 재이 장치(20), 셋 탑 장치(30)가 도시되어 있다. 텔레비전 수신기(10)는 바람직하게, 텔레비전 수신기의 임의의 공급 자로부터 임의의 소비자에게 이용가능한 유형의 잘치이며, 내부에 비디오 디스플레이 장치(12)가 구성된 하우정 또는 캐비넷(11)을 갖는다. 전송한 바와 같이, 디스플레이 장치(12)는 다수의 형태중 임의의 하나의 형태 축 형후 수 있다. 또한 사용자에 의해 직접 센싱되는 주파수 범위 밖의 주파수에서 전송되는 신호을 수신하고, 서용자에 의해 인식 기능한 시각 이미지를 디스플레이하기 위해 비디오 디스플레이 장치종 구동시키는 비디오신호를 비디오 디스플레이 장치로 전송하기 위해, 비디오 디스플레이 장치에 결합된 비디오 수신 회로(도 1에 도시되지 않음)가 하우정 또는 캐비넷(11)내에 하우징된다. 텔레비전 수신기는 NTSC 또는 PAL 표준의 방송 신호을 수신되도 주성된 것일 수 있으며, 또는 케이블 서비전 수신기는 NTSC 또는 PAL 표준의 방송 신호을 수신하도록 구성된 것일 수 있으며, 또는 케이블 서비전 제공자에 의해 분배되는 것과 같은 디수의 이날로그 신호 채널을 직접 수신할 수 있는 디자인을 구현하는 "케이블 레디(cable ready)" 수신기의 수 있다. 본 방명의 상세한 설명을 기록하는 시점에서 이러한 세트가 소비지 제품으로서 심업적으로 용이하게 이용기능하지 않을 수 있지만, 텔레비전 수신기는 디지털 데이터 스트링을 수산하도록 구성된 것일 수 있다. 이러한 수신기에 대한 회로의 상세한 설명은 다수의 기술적 침조 문헌에서 발견될 수 있다.

비디오 수신 회로는, 디스플레이되는 시각 이미지를 참의하는 아날로그 정보와, 이러한 시각 이미지縣 정의하는 디지털로 부호화된 정보, 또는 이러한 시각 이미지縣 정의하며 디지털로 부호화되어 압독된 정보縣 전송하는 신호을 수신할 수 있는 것으로 고려된다. 이러한 신호는 방송 전송 또는 케이블 전송 또는 연공위상 전송 또는 원격 통신 네트워크를 통한 진송에 의해 전송되는 것으로 고려된다.

원격 제어 장치(20)의 한 형태가 도 1 및 도 2의 20에 도시되어 있다. 바람직하게, 제어 장치(20)는 템레비전 수신기(10)로부터 디소 팔어진 거리에서 사용 가능한 3 축 원격 제어 장치이다. "3 축"이라는 말의 의미는 이하의 상세한 설명으로부터 더 명확해질 것이다. 제어 장치(20)는 디스용레이 장치상에서 디스몰레이되는 이미지総 시청하는 사용자의 손에 들어갈 크기로 된 하우징(21)을 갖는다. 하우징은, 사용자의 손에 핀리하게 둘어가도쪽 목별히 구성된 것으로 도시되었지만, 합리적으로 손에 될 수 있으면 어떠한 구성이라도 취할 수있다. 또한, 제어 장치(20)는 사용자에 의한 조작을 위해 하우징(21)내에 장착되어 수동으로 작동가능한 입력 장치(22), 하우징내에 장착되고 입력 장치(22)에 걸합되어 사용자에 의해 직접 센싱되는 주파수 범위 밖의 장치(22), 하우징내에 장착되고 입력 장치(22)에 걸합되어 사용자에 의해 직접 센싱되는 주파수 범위 밖의 주파수에서 사건설정된 범식으로 구축된(coordinated) 명령 신호율 사용자에 의한 입력 장치(22)의 조작으로 건송하기 위한 제어 전송 회로(도 2에 도시되지 않음)을 구비한다. 도시되지 않았지만, 이러한 회로는, 텔레비전 수신기 및 모디오 시스템과 같은 소비자 전자 시스템에 의해 달리 사용된 것과 같은 보다 전형적인, 손에 될 수 있는 원격 제어 장치에서 사용된 것일 수 있다. 이외길이, 이 회로는 이러한 장치의 제조 기법을 따올수 있다.

입력 장치의 '3 축' 약성은 '눌러서 선택(press to select)' 약성으로 또한 양려질 수 있다. 다르게 기술되는 바와 같이(그리고, 이 설명이 진행됨에 따라 더욱 명백해자는 비와 같이), 입력 장치는 측면에서 측면으로, 사용자의 손으로 향히거나 멀어지며, 장치(22)상의 중앙에 위치한 원(circle)주위의 임역의 자점을 향하여 조작될 수 있다. 이러한 조작器 방위도(compass rose)의 개념에 의해 설명하면, 촉면 대 측면 동작은 동서방향으로의 이동이며, 사용자의 손으로 향하거나, 밀어지는 동작은 남북방향으로의 이동일 수 있다. 이 분석에서, 장치(22)는 컴퍼스(compass)의 360' 중 임역의 한 자점으로 향하는 이동을 지시할 수 있다.

이런 식으로 조작할 때, 입력 장치(22)는, 본 발명에서, 커서(cursor) 또는 포인터(pointer) 디스플레이 엘리먼트기, 디스플레이 장치(12)에 의해 제공되는 화면을 가로지르는 이동을 실행하도록 하는 신호를 발생시킬 것이다. (이하의 설명으로부터 더 명백해지는 바와 같이) 이러한 조작이 디스플레이된 시각 이미지의 적정한 부분으로 포인터를 위치지정하게 되면, 이리한 엘리먼트에 의해 지시되는 동작은 입력 장치(22)를 누르므로써 선택될 수 있다. 따라서, (건술한 바와 같은) 병위도의 지점으로의 이동은 2 축상의 이동이며, 입력 장치(2 2) ※ 누르는 것은 세 번째 축에 따른 이동이다. "3 축" 원격 제이 장치라는 용어을 발생시키는 것은 포인터 위치지정을 위한 두 개의 축과 동작 선택물 위한 세 번째 쪽이다.

입력 장치(22)는, 비혹 하나의 형태로 도시되었지만, 여러가지 형태를 취할 수 있다. 목히, 장치(22)는 본 명 세세에서 '위글 스틱(wiggle stick)'으로 일컬어지는 것으로 도시된다. 본 발명에서, 위글 스틱은 완격 제이 장치(20)의 하우징(21)내에 피봇(pivot)되며, 이로부터 동秦하는 가능고 긴 부재(elongate member)이다. 스트레인 게이지(strain gauge) 유형 정치 또는 다른 전자기계적 센서일 수 있는 직절한 센서에 의해, 위글 스틱상에 가해진 압력 또는 이에 대한 물리적 이동은 사용자에 의한 조작을 지시하는 건기 신호로 변환된다. 입력 경치(22)의 다른 형태는, (발레비전 수신기을 위한 게임 기계 부속물에 사용되는, 상업적으로 이용가능한 게임 제어가에는 발견되는 정치와 유사한) 와질 플레이트(wobbie plate), 트랙볼, 미우스, 또는 관성 (inertial) 마우스와 도구 자리 두 개의 장치에서, 종래의 개인용 컴퓨터 시스템에서 사용된 마우스는다스 플래이 장치에 의해 제공되는 화면에 따라 커서 또는 모인터 디스플레이 알라면트을 이동시키는 신호를 발생시키기 위해 사용자에 의해 이동되는 표면상에 높이는 반면, 관성 미우스는 자체에 포함된 관성 플랫폼을 참조하여, 공기중에서와 같이 표면이 없는 상태에서 조작될 수 있다는 경에서 두 장치는 다르다. 이러한 관성 마우스는 에어(air) 마우스로 또한 알려져 있다.

원격 제어 장치(20)는 여러 기지 방식중 하나의 방식으로 (이하 더 상세히 설명될) 다스플레이 제어기에 결합된다. 도 1 내지 도 6에 도사된 형태에서, 원격 제어 장치(20)는 하우정(21)내에 장착된 명령 전송기 회로에 의해 결합되며, 사용자에 의해 직접 선상할 수 있는 주파수 범위 밖의 주파수에서 사건실정된 방식으로 구축된 명령 신호을 사용지에 의한 입력 장치의 조작으로 전송하기 위해 입력 장치(22)에 결합된다. 다른 묘인터 제어 장치와 관련된 본 기술 분야에 용상의 지식을 가진 자에게 알려진 바와 같이, 이러한 명령 신호는 적외선 방사상 방충기, 무선 주파수 방충기, 또는 초음파 방충기에 의해 방충될 수 있다. 다른 형태에서, 도 7 내지 도 8 방충기, 무선 주파수 방충기, 또는 초음파 방충기에 의해 방충될 수 있다. 다른 형태에서, 도 7 내지 도 8 보다님 컴퓨터 시스템과 연관되어 이하 기술될 명령 신호는 가능고 긴 유연성의 전도제을 통해 전송될 수 있다.

셋 탑 장치(30)중 하나의 형태는 도 3 내지 도 5에 특별히 도시되어 있으며, 이동 도면물 참조로 상세히 기술 될 것이다. 그러나, 본 명세서에 기술된 욕정 장치는 전송한 바와 같은 디수의 여러 기지 장치중 하나일 뿐임 을 주지해야 한다. 기술될 실시에는 바람직하게 도 3에 도시된 장치(30)의 멜라만트중에서 많은 신호가 종과하는 이날로그 멀티플렉서(31)를 갖는다. 이날로그 멀티플렉서(31)에 도달하는 신호는 제 1 또는 제 2 유너 (34, 35) 또는 케이블 인터페이스(36)월 종해 안테나 또는 케이블 커넥선(32)으로부터 을 수 있다. 케이블 인터페이스는 단일 사용("시청 횟수별로 지불(pay per view)") 또는 타이밍된 긴격(예약) 단위로 보안상 인 코딩된 신호 스트립의 목호회(decryption)을 허용할 수 있다. 이날로그 멀티플렉서(31)는 또한 바만요 프로세 서(38), 비디오 프로세서(39), VIIS 비디오 카셋트 레코디/※레이이 또는 비디오 디스크 플레이이와 같은 비디오 기록/재생 정치(40), 및 카메라 보조 포트(42)을 통한 카메라(도시되지 않음) 또는 게임 보조 포트(44)를 통한 게임 머신(도시되지 않음)과 같은 보조 장치의 총력으로부터 도판(conduct)으로서 가능한다.

비디오 프로세서(39)는 셋 팀 장치의 중심적인 엘라먼트이다. 전술한 엘리먼트 이외에도, 프로세서(39)는 시스템 메모리(45), 아날로그 오디오 제어 장치(46), 중앙 처리 장치 또는 CPU로서 통작하는 마이크로프로세서(48), 菱래쉬 메모리(flash memory)(49), 직외선 수신기/등라스터(blaster)를 포함하는 1/0 프로세서(50), 확장 비스(50), 케이블 또는 전화 모뎀(52), 컴팩트 디스크(또는 CD) 드라이브(54)와 통작하도록 접속된다. 이들 엘리먼트 각각은 이하 충분히 설명될 기능을 실행한다.

비디오 프로세서(39)는 도 5에 관해 설명하는 부분에서 상세히 설명될 것이다. 비디오 프로세서(39)는 이중 (dual) VBI 디코디, 동기 추출기(sync extract), ™목(genlock) 및 티이밍 장치, 매모리 리프래서 (refresher), 비디오 제어기, 브리터(blitter) 그래픽 코프로세서, CD 드라이브 제어기, 디자질 산호 프로세서(DSP) 사운드 코프로세서, 6 게의 기능한 버스 미스터(CPU, 브리터, DSP, 메모리 리프레셔, 비디오 제어기, 및 CD 드라이브 제어기)간의 시스템 메모리에 대한 액세스물 중재하기 위한 중재자(arbitrator)의 기능 물목을 포함한다고 하면 충분할 것이다. 중재자는 본 명세서에서 기술되는 바와 같이, 장치의 우선 순위 변경을 제어하며, 비디오 프로세서(38)내의 모든 장치와 건기적 회로 통산을 한다. 예쁠 둘면, CPU(48)는 인터럽트가 발생할 때까지 모든 비스 미스터중 우선 순위가 가능 낮다. 따라서, 중재자는 CPU에 대한 인터페이스 및 인터럽트 제어기 양쪽과 건기적 회로 통산 상태에 있다.

시스템(30)의 두 계의 유너(34, 35)는 요준 방송 또는 (안테니 또는 케이블 집속(32)으로부터 수십되는) 케이블 기반 입력을 지원하며, 요준 아날로그 목합 비디오 총력을 제공하도쪽 구성된 수 있다. 유너(34, 35)는 모두 인테나(32)로부터 완전한 RF 방송 스펙트럼을 수신하나, 각 유너는 전형적으로 상이한 주파수로 유닝된다. (본 방명의 상세한 설명에서 사용되는 '목함' 비디오라는 용어는 단일 선상의 통회성 모두쓸 다스※ 레이하는데 필요한 모든 정보를 함유하는 진쪽 번조된 신호를 일컫는다. 이는 수의 및 수직 동기 필스(타이밍 0. 킬러 동기 필스(크로미넌스(crominance)) 및 개별적인 픽셀 강도(취도)(luminance)와 리 디스플레이 라인에 대한 칼라는 포함한다.) 채널 선택 및 다른 유너 파라미터를 소비자 제품에 대한 잘 알려진 프로토콜 비C(12C) 직원 인터페이스를 통해 제어된다. 유너(34, 35)는 필립스(Philips)(P/M F 11236) 및 그 밖의 다른 공급자들로부터 이용가능하다. 필립스는 또한 단일 유너 충격을 취하며, 이쏠 왼쪽 및 오른쪽으로 분리된 오디오 신호로 변환시키는 TFA5582 스테리오 디코더를 공급한다.

류너 송력은 개이용 작동자에 의해 공급된 수 있는 선택에 의한 케이본 인터페이스 모퉁(36)에 접속된다. 각 케이물 회사는, 우속되는 프로세상 및 다스뮬레이풀 위해 표준 역함 베디오로 신호를 재구성하는 고유의 하드 웨이 세트을 필요로 하는 프리미엄 채널을 스크램볼링(scrambling)하기 위한 고유의 사스템을 가질 수 있다. 케이용 인터페이스(36)는 두 베디오 신호의 다스크램볼링(descrambling)을 지원할 수 있어서, 사용자는 두 개의 프리미엄 채널을 통사에 시킬 및/또는 기록할 수 있다.

시스템(30)내에 구성할 수 있는 비디오 기록/재생 장치(40)(예쌀 들면, VCR 또는 비디오 디스크)는 복합 비디오 및 오디오의 입력 소스율 제공한다. VCR(40)의 재생, 기록, 되감기, 정지, 교속 진행, 프레임 진행 (frame advance), 그 밖의 다른 기능은 HC 또는 임의의 다른 저가(low cost) 프로토콜일 수 있는 작물 인터페이스를 통해 제어된다. 작용 인터페이스 제어함 VCR은 급성(Goldstar), JVC, 파나소닉(Panasonic) 및 그 밖의 다른 공급자들로부터 이용가능하다.

선택에 의한 MPEG 답축복원 모듈(38)은 복합비디오 및 오디오 신호※ 또한 제공하는 시스템(30)에 부가될 수 있다. MPEG 압축복원 칩은 18M, 텍사스 인스트부먼트(TI), SGS, 뽑슨(Thompson), C-Cube, 및 그 밖의 다 른 공급자로부터 이용가능하다.

복합 오디오 및 오디오 RCA 입력 잭(Jacks)은 AUX1 커넥션(42)용 통해 시스템(30)으로 공급될 수 있는 캠코 더, 카메라 또는 그 밖의 다른 입력 소스의 재생을 편리하게 지원한다. 또한, 복합 베디오 및 오디오 RCA 입 력 잭은 AUX2 커넥션(44)을 통해 시스템(30)으로 공급될 수 있는 게임 플레이어, 레이저 다스크 플레이어 또 는 그 밖의 다른 소스물 또한 지원한다.

아날로그 비디오 멀티중렉서(31)는 시스템(30)에서의 복합 비디오 및 스태레오 오디오의 프로세상용 위한 중심 적인 스위칭 포인트이다. 멀티중렉서(31)의 세 개의 총력 각각은 완전하게 독립적이며, 도 3에 도시된 7 개의 입력중 영의의 것을 선택된 수 있다. 이 선택은 오퍼래이랑 시스템 및 사용자 인티페이스의 제어하여 제어 마 이크로프로세서(48)을 통해 달성된다. 이하 실세히 기술되듯이, 이 선택은 원격 제어 집처(20)을 통해 사용자 예 의해 달성될 수 있다. 사용자는 사용자의 버디오 옵션(options)의 그래픽 표현을 볼 수 있으며, 7 개의 소스중 어느 것이 3 개의 목적자(품 스크런(full screen), PIP, VCN)중 이다로 입력되는지를 결정하기 위해 지사하며 선택할 수 있다. 예을 들어, 사용자가 채널 8에 중합하여 PIP로 채널 5을 시절하고지 할 때, 사용자 인티페이스 코드는, 멀티중렉서(31)의 중스크린 총력이 (채널 8로 설정된) 튜너(34)로부터 출력되도록 프로그 래밍하며, 멀티종렉서(31)의 PIP총력이 (채널 5로 설정된) 튜너(35)로부터 출력되도록 설정될 것이다.

멀티플렉서(31)의 하나의 출력은 버디오 프로세서(39)로 전송되며, 풀 스크린 화심으로 프로세싱될 것이다. 이 신호는 바디오 프로세서(39)내에 이날로그 복합 비디오 포맷으로 보관된다. 이 신호들, 즉 수명 동기, 수 작 동기, 크로마(chroma) 부반송파는, 바디오 프로세서(39)내에서 그래픽을 전쪽(genlock)하고 찍처 인 픽쳐 (PIP)을 중첩하는 데 있어 하나의 기준 신호로서 사용된다. 밀티플렉서의 두 번째 충격은 바디오 프로세서 (39)로 또한 전송되나, 디지털로 변환되고 다른 채널의 소형(예상 들어, 물 스크린의 1/9 내지 1/4)라이브 비디오 윈도우로 스케잎되는 바디오 신호로서 풀 스크린 바디오 신호상에 중첩된다. 멀티플렉서(31)의 세 번째 청력은 VCR(40)을 구동시켜서, VCR(40)이 7 개의 입력종 임의의 하나를 가족할 수 있게 한다. 프로세서(3 9)의 복합 바디오 중력은, 시스템의 의해 생성된 그래픽 오바레이 및 PIP을 기록하기 위해 (멀티플렉서(31)을 통해) 내부 VCR(40)로의 입력으로서 또한 이용가능하다.

CPU(48)는 관련 SYSTEM 버스뿔 갖는다. SYSTEM 버스는 DATA 버스, ADDRESS버스, CONTROL 버스% 포함한다. 비디오 프로세서(39)는 시스템 메모리(45)에 대한 중재자이며, 따라서 SYSTEM 버스는 비디오 프로 세서(39)에 의해 (DATA' 버스, ADDRESS' 버스, CONTROL' 버스뿔 포함하는)SYSTEM 버스로 변경된다.

시스템 메모리(45)는 스크린 RAM, 시스템 RAM, 부트스트랩(bootstrap) ROM을 포함한다. 시스템 메모리(4 5)는 시스템 프로세서(48) 및 비디오 메모리의 요구 조건을 지원하는 확장기능한 단일 메모리 뱅크이다. 단일 메모리(45)는 시스템 데이터, 비디오 데이터, 그래픽 데이터, 전자 프로그램 인내 데이터용 포함하여, 시스템 (30)에 의해 사용되는 모든 데이터를 지원한다. 단일 메모리 모델은 시스템 프로세서(48)와 비디오 프로세서 (39)간의 메모리의 다이나믹 뱅런싱(dynamic balancing)을 기능하게 한다. 시스템 메모리(45)는 도 5에 대 헤 설명하는 부분에서 더욱 상세히 기술될 것이다.

용래쉬 메모리(49)는 오퍼레이팅 시스템, 사용자 인터페이스 코드, 애플리케이션 프로그램, 사용자 데이터袋 저장하는 데 사용된다. 플래쉬 메모리(49)는 1메가 베이트(Mbyte)까지 확장될 수 있는 적어도 512 킬로 베이 트(Kbytes)의 중래쉬물 포함한다. 플래쉬 메모리(49)는 새로운 오퍼레이팅 시스템, 사용자 인터페이스, 애쯓 리케이션이 중앙 서비로부터 다운로당되도쪽 PROM 또는 EPROM인 것이 바람직하다.

1/0 프로세서(50)는 CPU(48)와, 원격 제어 잘치(20), 카보드, 디지타이저(digitizer), 프린터, 또는 터치 패드(touchpad)와 같은 여러 가지 1/0 잘치간을 인터페이심한다. 바람막한 실시에에서, 1/0 프로세서 2 Miz 에서 작동하는, 모토좋라사(Motorela Corp.)에 의해 제조되는 사진프로그래방된 MC68HC705C8(이하 "68HC705'라 침함)이다. 68HC705' 1/0 프로세서는 주변 잘치로서 68HC705' 2 건성(configuring)하므로써 CPU(48)와 인터페이심하며 (1) PAO-PAT은 DATA 버스의 DO-07에 접속되고, (2) P87, P81, P82는 ADDRESS 버스 및 CONTROL 버스의 (버디오 프로세서(39)에 의해 디코딩되는 32-베이트 이트레스 범위인) GP101, A1, A2에 각각 접속되며, (3) P83, P84, P85는 CONTROL 버스의 ADS, READY, W/R에 각각 접속된다. 따라서, 1/0 프로세서는 (본 명세서에서 ASO, AS2, AS4, AS6으로 일컫어지는) 1/0 공간에서의 4 개의 16-베트 어드 레스를 갖도록 디코딩된다. 1/0 프로세서는 또한 원격 제어 정치(20)로부터 방송되는 신호 패킷을 검솔하고 수신할 수 있는 작절한 수신기 회로와 인터페이싱한다. 1/0 프로세서(50)는 또한 단일 사용자 인터페이스가 사용자에 대한 다른 바디오 및 오디오 집반을 구용하도록 다른 전체선 정치로 커밴드를 전송한다.

68HC705의 내부 프로그램은 이하와 깊이 CPU(48)와 인터페이상한다. 68HC705는 프로세서 버스에 직접 결합되도록 설계되며, CPU(48)에 대한 1/0 포트로서 동작한다. 내부 래처쌈은 다른 프로세서가 이월 수신하는 것이준비될 때까지 각 프로세서간에 종과하는 데이터※ 포함한다. 각 프로세서에 대한 상태 버트는 데이터 래치의 상태를 나타낸다. 각 프로세서는 상태 버트※ 채그함으로써, 이전의 데이터가 판독되었는지와, 임의의 새로운데이터가 판독되기를 기다리고 있는지를 알 수 있다.

1/0 프로세서(50)는 (1) 50 ms 타이머, (2) 압력 장치에 대한 직원 제어가랑크, (3) 사스템 리셋, (4) CD 드라이브(54)에 대한 데이터/스트로브/승인(DSA)제어 정신 링크로서의 기능을 구비한다.

50ms 타이터는 68HC705 I/O 프로세서의 워치도그(watchdog) 타이터을 사용하여 구현된다. 위치도그 타이터가 종료되면, I/O 프로세서(50)는 비디오 프로세서(38)의 이탈로그 인터럽트 1(AI1)을 사용하여 CPU(48)을 인터럽트한다. CPU(48)는 비디오 프로세서(39)가 I/O 프로세서(50)을 동작시키게 하는 전송한 16-비트 I/O 포트 ASO품 판독하므로써 이에 응답하여, 이로 인해 CPU(48) 및 I/O 프로세서(50)간에 데이터가 전송된다.

입력 장치는 작물 제어기 링크 및 재어기을 %해 1/0 프로세서(50)에 접속된다. 재어기는 제어 장치의 신호회 된 움직임용 이날로그 직결 링크를 건송하기에 적당한 포맷으로 변환시킨다. 제어기는 제어기 직렬 데이터 링 크를 통해 데이터 페릿을 시스템 유닛으로 전송한다. 데이터 패킷은 1/0 장치의 유함에 따라 심이하다. (위로 스탁, 와볼 플레이트, 미우스, 조이스틱 등을 포함하여 본 발명과 관련된 것과 같은) 코디네이트(coordinate) 유형 장치는 스위치 페쇄 유형 장치(키보드, 디지털 조이스틱, 스위치 패드 등)과는 상이한 데이터 패킷을 갖는다. 제어기는, 적외선 수신기, 라디오 수신기 등과 같이 원격 제어 장치(20)에 의해 출력되는 임 의의 신호에 대해 적절한 수신기를 포함한다.

직형 제어가 월크는 데이터 수신 라인. VCC(+5V DC) 라인, 정지 라인의 3가지 라인으로 구성된다. 68HC705는 PDO/RDI 핀을 사용하여 직할 제어가 광크의 데이터 수신 라인을 구현한다. 이 핀은 잘 잃려진 비동기 포맷 43-6

물 사용하는 직형 장치에 대한 인터페이스로서 사용되도록 설계된다. 골릭형 동기 포맷이 이와 달리 사용형 수 있다.

확장 버스(51)는 앤트리(entry) 레벨 제품을 위한 버퍼형 16 버트 마이크로 프로세서 로컬 버스이거나. 고선 능 시스템을 위한 32 버트 주변 소자 상호접속(PCI) 버스일 수 있다. 확장 버스(51)는 시스템(30)의 코스트 (cost)쯤 감소시키면서, 동시에 부가적인 목장(feature)에 대한 확장 경로% 가능하게 한다.

시스템(30)은 또한 정보 서비스 및 소프트웨어 갱신에 필요한 양방향 종신용 제공하는 모뎀(52)을 구비한다. 모뎀(62)은 비디오 프로세서(38)내야! 내장된 디지털 신호 프로세서 및 부가적인 아날로그 로직할 사용하는 편 회 모뎀할 수 있다. 이와 달리, 모뎀(52)은 양방향 케이용 지원을 위한 (64 QAM 또는 16VSP과 같은)케이롱 모델의 수 있다.

시스템(30)은 오디오, 디저털 MPEG 영화, 데이터 CO※ 작동시키는데 사용되는 선택에 의한 CD-ROM 트라이브 (54)을 포함할 수 있다. CO 드라이브(54)는 적혈 데이터 스트링을 비디오 프로세서(39)로 제공하며, 바디오 프로세서(39)는 적혈 데이터 스트링을 디코딩하며, 프로세싱한다. CD 드라이브(54)는 비디오 프로세싱과 완전히 동시에 동작된다. CD 드라이브(54)에 대한 제어는 IIC 인터페이스 또는 디론 적혈 프로토콜용 송해 제공된다.

전술한 바와 길이, CPU(48)는 본 기술분이에 잘 잃려진 DATA 버스, ADDRESS 버스, CONTROL 버스와 길은 다수의 버스를 발생시킨다. 이동 3 개의 버스는 통칭하여 SYSTEM 버스로 일킬이진다. 바람작힌 실시에에서, CPU(48)는 캠리포니아 95051 산타 클라리 보워스 애버뉴 3065에 위치한 인행사(Intel Corp.)에 의해 제조되는 80376이다. 이 80376은 본 기술분이에 잘 잃려져 있으며, 인행사로부터 이용가능한 잘 잃려진 803865X의 변형이다. 80376은 16-비트 모드기 아니리 32-비트 모드에서 기등(start up)된다는 창에서 803865X의 상이하다. 목히, CRO 레지스타에는 DOTH(16전 기수법으로 DOI1) 상태가 인가되고, 버트 0은 논리 "1"로 되어, 실찰적으로 32-비트 메모리 모드에서 376이 동작하도록 한다. 가상 386 동작을 허용하기 위해 메이징 (paging)이 인에이끌된다.

본 빌명은, CPU(48)가 예정 중이, 셋 탑 장치 시스템 메모리(45)에 저장된 제어 프로그램을 액세스하여, 상기 비디오 디스플레이 장치(12)에 의해 시각 이미지의 디스용레이를 제어하기 위해, 프로세서로의 액세스가 가능하게 됨을 고려한다. 프로그램 제어형 디지털 장치의 설계분야에 홍상의 지식을 기진 지리면, 이려한 제어 프로그램을 액세스하는 프로세서는 제어 프로그램을 로당할 수 있으며, 제어 프로그램의 제어하여 동작할 수 있어서, 프로그램의 작성자에 의해 설정된 기능을 당실할 수 있게 된다는 점을 당였히 이해할 것이다. 예중 등이, 본 발명의 상세한 설명에서 이러한 제어 프로그램은, 원격 제어 장치(20)의 커맨드 견송 화로로부터 커맨드 신호를 수신하는 1/0 프로세서(50)와 관람되거나 이에 내장된 커맨드 수신 화로로 하어금, 수신된 커맨드 신호를 수신하는 1/0 프로세서(50)와 관람되거나 이에 내장된 커맨드 수신 화로로 하어금, 수신된 커맨드 신호를 수신하는 1/0 프로세서(50)와 관람되거나 이에 내장된 커맨드 수신 화로로 하어금, 수신된 커맨드 신호를 수십하는 1/0 프로세서(30)에서의 컨탠드 사각 이미지의 변경을 지시하는 이미지 지시 신호를 추었하도 꼭 할 수 있다. 또한, 제어 프로그램은, 커맨드 수신 회로 및 텔레버전 수신기(10)내의 비디오 수신 화로에 결합되는 비디오 프로세서(39)에서의 커맨드 프로세서 회로로 하여금, 이미지 지시 신호를 수신하고, 사용자에 의한 원격 제어 장치의 조작에 의해 지시되는 비의 같이, 장치(12)상에 디스플레이되는 사각 이미지를 변경시키도록 한다.

제어 프로그램을 실행하는 데 있어서, 본 명세서에 개시된 시스템은 메모리 장치에서 디지털로 인고당된 데이터를 수신하고, 저장하고, 전송하며, 메모리 장치에 결합된 메이크로프로세서에서, 메모리 장치내에 저장된 디지털로 안고당된 제어 프로그램을 실행한다. 제어 프로그램은 원격 제어 장치(20)의 조작으로부터 획득되는 시간결정된 안고당된 제어 프로그램을 실행한다. 제어 프로그램은 원격 제어 장치(20)의 조작으로부터 획득되는 시간결정된 아미지 지시 산호에 따라, 사건설정된 방식으로 버디오 산호을 변경하는 마이크로프로세서에 의해 실행될 것이다. 제어 프로그램의 이러한 실행은, 오퍼레이팅 시스템 프로그램을 실행하므로써 텔레비전 버디오 디스플레이 장치의 동작 자원으로의 마이크로프로세서 액세스을 제어하는 단계를 가입하다. 즉, 실행되는 세어는, 자원 액세스의 오퍼레이팅 시스템 항당 및 액세스된 지원의 이중리케이션 프로그램의 양쪽 모두에 기초한다.

셋 탑 장치(30)와 관련되는 부가격인 회로(58)가 도 4에 도시되어 있다. 도 4월 참조하면, 부가격인 회로는 RF 변조기(58)와, 오다오 아날로그-디지털 컨버터/디지탈-아날로그 컨버터/압축기/압축복원기 (ADC/DAC/CODEC)(59)을 포함한다.

비디오 프로세서(39)는 도 5에 대해 설명하는 부분에서 더 상세히 기술된 다수의 기능 철목을 갖는다. 이러한 두 개의 불력은 비디오 제어기(60)와, 디지털 신호 프로세서(DSP)(61)암을 알아두기로 하자.

RF 변조기(58)는 배디오 프로세서(38)로부터의 복합 배디오 신호와 오디오 ADC/DAC/CODEC(59)으로부터의 좌우 오디오 라인 충격 신호를 반송 주파수상으로 함체시켜. RF 배디오에 의해 지시되며, 웰레비전 수신기(10)로 직접 입력되기에 적당한 RF 배디오 신호를 발생시킨다. RF 배디오 신호는, 본 기술 분야에 잘 알려진 배와 같이, 단일 임 유형 F 등축 커넥터(lesale Type coaxial connecter)에 의해 외부 장치와 접속된다.

오디오 ADC/DAC/CODEC(59)는 잘 알려진 광립스 1³S 프로토콜에 따라 직할 링크에 의해 DSP(61)와 결합된다. ADC/DAC/CODEC(59)는 아닐로그 데이터왕 디자털 데이터로 변환시키고, 디자털 데이터왕 아날로그 데이터로 변환시키며, 디자털 데이터왕 안축 및 압축복원시킨다. ADC/DAC/CODEC(59)는 선택에 의한 마이크로폰으로부터의 외부 스테레오 아닐로그 데이터와 비디오 프로세서(39)을 인터베이싱한다. 오디오 압력은 표준 스테레오 1/4 커넥터에 의해 외부 장치에 접속된다. 오디오 ADC/DAC/CODEC(59)는 또한 좌우 오디오 라인 총력 신호를 발생시키므로써 비디오 프로세서로부터의 디지털 데이터와 외부 장치의 인터페이싱시킨다. 이동 신호는, 본기술 분야에 잘 알려진 비와 길이, 두 개의 임 RCA 폰 색(jacks)에 의해 선택에 의한 스피커와 같은 외부 장치에 접속된다. 또한, 건승한 바와 길이, 오디오 라인 신호는 RF 비디오 신호에 부가된다.

바람직한 실시에에서, ADC/DAC/CODEC(59)는 크리스탈 세미컨덕터사(Crystal Semiconductor)에 의해 제조되는 CS4216이다. 이 부품은 프로그램가능한 이득(programmable gains)을 갖는 마이크로폰 입력과, 프로그램 기능한 감식기(attenuators)浴 갖는 출력은 구비한다. 이득 및 감식는 모두 DSP(61)에 의해 프로그램을 통해 제어된다.

이와 다른 실시에에서, ADC/DAC/CODEC(59)는 짧립스사에 의해 제조되는 TDA1311 DAC로 대체될 수 있다. 이 칩에 사용될 경우, ADC 및 CODEC 기능은 사용 기능하지 않을 것이다.

도 3 내지 도 5을 참조하면, 비디오 프로세서(38) 전자 장치는 주로 ASIC(율용 주문형 집적 회로)으로 알려 43~7 진 하나의 대형 커스텀 로직 칩(massive custom logic chip)내에 포함된다. 도 5에 도시된 바와 같이, 바디오 프로세서는 프로세서 인터페이스(62), 프로세서 캐서(64), 메모리 인터페이스/리프래시(66), 바디오 제어기(60), 인터럽트 제어기(70), 비디오 둘리타(72), CO 드라이브 제어기(74), 디지털 신호 프로세서(85P)(61), OSP 메모리(76), 2 개의 VBI 디코디(80, 81), 다중-표준형 디코디(82), 스케일리(83), 동기추출 화로(84), 겐족 및 티이의 장치(85), 다중-표준 인코디(86), 독합 비디오 밀티플렉서(88)을 구비한다. 프로세서 인터페이스(62), 매모리 인터페이스/리프레시(66)(DRAM 제어기), 비디오 제어기(60)는 용칭하여 비디오/메모리 제어기(78)로 원칭어진다. 시스템 메모리(45), 중앙 프로세성 유닛(48), 및 그 밖의 다른 장치는 비디오 프로세서(39)의 외부에 배치된다.

SYSTEM: 버스는 여러 가지 창치를 시스템 메모리(45)에 전기적으로 접속시킨다. 6 개의 가능한 버스 마스터가 SYSTEM: 버스을 공유하며, 이동은 (각각 높은 우선순위부터 낮은 우선순위로)메모리 러프레시(66), 버디오 제 어기(60), CD 드라이브 제어기(54), DSP(61), 불리터(72), (프로세서 인터페이스(62)쓸 용한 CPU(48)의 6 개이다. 한번에 비스 마스터중 하나만이 SYSTEM: 버스(비디오 프로세서(39)와 시스템 메모리(45) 사이의 DATA: 버스, ADDRESS: 버스, CONTROL: 버스)을 제어할 수 있다.

본 기술 분야에 잘 일려진 바와 길이, 버디오/메모리 제어기(70)는 SYSTEM 버스를 제어하며, SYSTEM 버스에 접속된 메모리 장치에 메모리 타이빙 신호(예를 들면, CAS, RAS, 기촉 인에이불 등)을 제공한다. 건술한 바와 같이, 버디오/메모리 제어기(78)는 또한 메모리 서이彦을 요구하며(버디오 메모리 사이彦을 시스템 RAM 으로부터의 버디오 데이터를 만족하는 데 필요하며, 버디오는 이 프로세서에 의해 실시간으로 발생되기때문에, 버디오 로젝은 버디오 데이터가 요구될 때 메모리 액세교을 가져야 한다), 실종적으로 SYSTEM 버스 상에서 가장 높은 우선순위을 갖는다. 버디오/메모리 제어기(78)는 임의의 버디오 디스플레이 데이터를 인충 (fetch)하고, 다이나의 RAM(DRAM)을 리프레시하기 위해 짧은 주기 동안의 버디오 라인동안 버스 마스터 동작을 중자시킨다. 버디오/메모리 제어기(78)는 또한 CPU(40)와의 인터페이스를 제어한다.

비디오 프로세서(39)는 멀티플렉서(31)로부터 두 개까지의 아날로그 복합 비디오 신호(FULL SCREEN 및 PI P)를 수신한다. FULL SCREEN 이미지는 아날로그 복합 비디오로서 유지되고, 풀 스크린 이미지로서 프로세상되며, PIP 아날로그 복합 비디오 신호는 풀 스크린 이미지로서 비디오 프로세서(39)에 입력되고, 프로세서(39)에 의해 딱쳐 인 딱쳐(picture in picture) 이미지로서 풀 스크린상에 중첩된다. 비디오 프로세서(39)는 또한 시스템에 의해 발생된 그래픽을 비디오상으로 중첩시키며, 복합 신호를 디스플레이 잠치(12)로 충력한다.

비디오 프로세서(39)는 또한 CD 드라이브(54)로부터 CD 데이터 스트립을 수신할 수 있으며, CD 데이터 스트립은 디코딩되어, DRAM(45)내에 배치된다. CD 데이터는 MPEG으로 인코딩된 영화, 포토 CD, 데이터 CD, 오디오 또는 프로그램 데이터와 수 있다. DSP(61)는 1200 보(baud) 전송 또는 2400 보 수선 FAX 모델을 구현할 수 있다. 고속 물리터(72)는 DRAM(45)의 일부로부터 다른 부분으로의 테디오 스프라이트(sprite)의 신속한 건송을 지원하며, 이를 용해 사용자 인터페이스 및 애플리케이션의 와양(appearance)을 항상시키고 CD 제어기(54)으로부터 데이터 어둠을 보조한다. DRAM 버스 대역목에는 그래픽 및 라이브 버디오 액세스가 파도하게 로딩되기 때문에, 캐시 제어기(64)는 호스트 미이크로프로세서(48)에 대한 시스템 성능을 항상시킨다.

동기 추출 회로(84)는 멀티플렉서(31)로부터 FULL SCREEN 복합 비디오 입력 신호을 수산하고, FULL SCREEN 복합 비디오 입력으로부터 크로마 부반송파뿐만 아니라 수평(HSYNC) 및 수직(VSYNC) 동기 신호을 추출하며, 리인(88)을 통해 젠쪽 희로(85)로 HSYNC 신호, VSYNC 신호, 크로파 부반송파를 제공한다. 또한, 동기 추출 회로(84)는 라인(87)을 통해 원래의 FULL SCREEN 복합 비디오 입력을 멀티플렉서(88)로 인가한다. 비디오 프로세서(39)로 입력되는 FULL SCREEN 복합 비디오살에 신호가 존재하지 않을 경우, 동기 및 고점된 칼라(에 물 물어, 피란색) 스크린은, 크리스탈 기반형 로컬 오실레이터 및 젠쪽 회로(85)내의 타이명 회로에 의해 자동적으로 발생된다.

전쪽 및 타이밍 화로(85)는 (이하 기술되는 바와 깊은) 수평 및 수직 동기를 사용하며, PIP에 대한 윌라 기준 이 풀 스크린 이미지의 동일하도록 인코더(86)에 크로미 부반송피를 전달한다. 전폭 및 타이밍 발생기(85)는 풀 스크린 수평 동기에 대해 위상 동기(phase synchronous)인 비디오 제이기(60)에 대한 도트(dot) 문학을 구성한다. 이는 (동기 추출 화로(84)에 의해)를 스크린 비디오 신호로부터 추添되는 15.734 Khz 수평 동기을 위상 동기 무프(phase locked loop)의 기준 압력으로 공급하므로써 달성된다. 위상 동기 푸프로의 비교기 입 혁은 3185로 분할되는 (전목(85)내의) 전압 제어 발진기(VCO)의 충력이 된다. VCO의 충력은 또한 크로미 부 반송파(3.57954545 Mhz)의 주파수의 14배인 비디오 제어기(60)에 대한 도등콜락을 험성한다. 비디오 제어기 (60)에 대한 수직 동기는 비디오 제어기의 수직 라인 카운터용 재설점하므로써 소프트웨이 제어하에 설정된다.

제 1 및 제 2 수직 분행킹 기간(vertical blanking interval, V81) 디코더(80, 81)는 NTSC 프로토콜의 10 내지 21 라인의 1 및 2 필드성의 수직 귀선 소거 기간으로부터 전지 프로그램 안내 데이터, 채널 바이오린스 레이팅(channel violence ratings), 잔여 시간, 청작 장애자를 위한 골로즈 캡션님(close captioning) 및 그 밖의 다른 디지털 데이터를 추%한다. 이 데이터는 개병적으로 또는 동시에, 마이크로프로세서(40)의 제 어예 의해 제 1 V81 디코더(80)에 의해 FULL SCREEN 복합 바디오 입력으로부터 추출되거나, 제 2 V81 디코더(81)에 의해 P1P 복합 바디오 입력으로부터 추출될 수 있다. 디지털 데이터는 시스템의 오피 레이팅 시스템 제어하여 선택되고 디코딩되며, 바디오 및 그래픽 공유 DRAM(45)에 저장된다. 콜로즈 캡션 디스플레이에 대한 표준 사용이외에도, 시스템은 키 위드에 대해 제념의 콜로즈된 캡션 텍스트을 스캐닝하여, 관심있는 항목이 발견될 경우 사용자에게 알려주거나 프로그램을 기록하기 위해 V81 디코더(80, 81)중 하나 또는 돈다% 사용하도막 구성% 수 있다.

다중-표준(NTSC/PAL)("PAL"은 잘 알려진 유럽 텔레비전 신호 표준을 일컫는다) 비디오 디코더(82)는. 비디오 디코더(82)에서 25-30Mhz 생품형 A/O 디코더® 통해 처음에 디지털하던 다음 YUV 참리 공간로 변환될 경우. PIP 꼭합 비디오 입력을 수신한다. 디코더(82)는 리 픽셀에 대한 킬라 위심 차 신호을 추출하며, 이동을 1/4(Guarter) CIF(176×144)해상도® 갖는YUN 값으로 변화시킨다. 제한된 해상도로 인해 프래임((frame) 저장에 요구되는 메모리는 감소하지만. 사용자에 의해 요구되는 최소한의 기능을 제공한다.

스케일러(scaler)(83)는 디코더(82)에 의해 출락되는 디지털 버디오 산호용 수신하고, PIP 버디오 산호의 사 이즈뿔 풀 스크린의 1/4 내지 1/9로 감소시키며, 이 감소된 디지털 버디오 산호깔 버디오/메모리 제어기(78) 쌀 쫑해 시스템, 버디오, 그래픽 공유 DRAM(45)으로 전송한다.

(이하 상세히 설명됨) DRAM 제어기(66)는 표준 DRAM을 지원하는 데 필요한 디코딩 신호, 인터페이스 신호, 리프레시 산호를 제골한다. DRAM 제어기(66)는 또한 비디오 프로세서(39) 기능중 DRAM 액세스에 대한 요구를 중재한다. 버디오 제어기(60)는 기장 높은 우선순위浴 가지며, 스케일리(83)는 두 번째 우선순위浴 갖는다.

바다오 재이기(60)는, 다중-표준 복합 바다오 연코더(86)로의 울력을 위해 DRAM(45)으로부터 그래픽 및 PIP 이미지를 래스터라이징(rasterizing)한다. 복히, 바다오 제어기(60)는 DRAM(45)에서 이미지의 다지를 표현 (digital representation)을 얻어서, 한번에 하나의 픽센의 이미지를 연코더(86)로 페인팅(painting)한다. 바다오 제어기(60)는 정확한 사간에 픽센을 연코더(86)로 페인팅해서, PIP 이미지가 적정한 순간에 중 스크린 상에 중합되게 한다. 바다오 제어기(60)는 인터레이스(interlace)형 혹은 바-인터레이스형으로 픽센당 16배트로 640×480까지 해상도를 지원한다. DRAM 재어기(66) 및 바다오 제어기(60)는 바다오/메모리 제어기(78)에 대한 이하의 설명에서 더 상세히 설명될 것이다.

다중-표준 인코더(86)는 비디오 제어기(60)로부터 레드, 그린, 볼루(R68) 정보용 수신하고, 전폭 및 타이밍 회로(65)로부터 등기 정보(HSYNC, VSYNC, 크로마부반송파)를 수신하며, 이 데이터을 멀티플렉서(88)로 총력하기 위해 PIP 목합 비디오 데이터로 변환시킨다. 다중-표준 인코더(86)는 비디오 디지털-이날로그 컨테터(비디오 DAC) 및 NTSC/PAL 인코더용 포함한다. 비디오 프로세서(39)의 비디오 제어기(60)는 비디오 DAC에 접속되며, 이 비디오 DAC는 비디오 제어기(60)로부터의 18 비트의 픽셀 정보(레드, 그런, 볼루의 각 6 비트)를 본 기술본이에 잘 잃려진 R68 신호로 변환시킨다. 비디오 DAC의 각 칼라 채널(R, G, 8)은 R2R 저항 트리 및 2N2222 트랜지스터로 구한된다. R68 신호는 NTSC/PAL 인코디에 의해 목합 비디오로 변환된다. 인코더는 젠옥(85)으로부터 크로마 부빈송파, HSYNC, VSYNC를 수신하며, 비디오 제어기(60)의 R68 중력으로부터 NTSC 목합 비디오 신호을 발생한다. 이외 달리, 잘 잃려진 PAL(유럽 탈레버전 신호 표준) 모맷이 발생 될 수 있다. 인코더(86)로부터의 목합 비디오 신호는 밀티플렉서(88)로 공급된다. PIP 및 그래픽 이미지의 칼리의 일관성을 보장하기 위해, 인코더(86)에 대한 크로마 부반송파는 전송한 바와 같이 풀 스크린 이미지로부터 추출된다. 바람직한 실시에에서, NTSC/PAL 인코더(56)는 모토폴라사에 의해 제조되는 MC1377이다.

OSP(61)는 음성 협성을 위한 간단하고 초고속인 프로세서이며, 최고 3천3백만 인스트릭션(instructions)초 (MIPs)으로 동작한다. DSP(61)는, 바이트 또는 워드용 시스템 메모리(45)로부터/로 판독/기목할 수 있게 해주는 DSP DMA 제어기(도서되지 않음)용 통해 SYSTEM, 비스로 액세스한다. 이를 전송은 짧은 버스트로 발생되며 DSP 프로그램 제어하여 실행된다. DSP(61)는 실질적으로 프로그램을 실행하며, 자신의 전용(private) 고속 메모리(76)에 데이터용 저장한다.

CD 제어기(54)의 콤팩트 디스크 판독 DMA 채널은, 시스템으로 하여금 임의의 소프트웨어 오버해드가 없이 CD 판독 데이터를 시스템 메모리(45)로 전송하게 한다. 이는 데이터를 직접 전송할 수 있으며, 이는 또한 CD 불 목 디코더물 포함한다.

인터럽트 제어가(70)는 6 개의 내부 인터럽트를 CPU(48)와 인터페이십시키며, 6 개의 내부 인터럽트는 바다오 인터럽트(가장 높은 우선순위), 이날로그 인터럽트(All), 아날로그 인터럼트 2(Al2), 이날로그 인터럼트 3(Al3), CD 볼목 다코더 인터럼트, DSP 인터럽트(가장 낮은 우선순위)이다. 인터럼트 제이기는 CPU(48)가 인터럼트 승인 사이룹(Interrupt acknowledge cycle)을 수행할 때, 인터럼트를 플러어한다. 각 인터럼트에 대해 마스크 베트가 이용가능하다.

물리타(72)는 고속 스크린 갱선 및 에니메이션을 위한 그래픽 프로세서이며, CPU(48) 또는 DSP(61)에 대한 하드웨어 그래픽 서브푸틴으로 작동한다. 이는 불리터 프로그램 통작器 용해 버스 마스터가 될 것이며, 따라서 상당한 주기동안 SYSTEM: 버스를 소유할 수 있다. 그러나, CPU(48)에 대한 우선순위는 잘대적이 아니며, 인 타립트가 발생될 때, CPU(48)에 대해 SYSTEM 버스를 포기하도록 요구될 수 있다. CPU(48)는 시스템 레벨에 서 가장 낮은 우선순위를 갖는 버스 미스타이나, 다른 하드웨어에 대해 완벽한 제어를 가지며, 따라서, SYSTEM: 버스의 사용은 거의 CPU(48) 프로그램 제어하여 있게 된다.

비디오 프로세서(39)는 여러개의 주요 절목을 갖는데, 즉 비디오/메모리 제어기(78), 동기 추출 장치(84). 전욱 및 타이밍 장치(85), 컴팩트 디스크 제어기(54), 불리터 그래픽 코프로세서(72), DSP 오디오 코프로세 서(61)를 갖는다. CPU(48)의 어드레스 공간은 비디오 프로세서(39)내의 다수의 8-비트 레지스터로 디코딩턴 다. 모든 내부 로케이션은 짝수 이드레스 경계상에 있으며, 워드-푹 단위의(word-wide) I/O 판독 및 기폭은 적절한 곳에서 수행될 수 있다. 이 목정 실시에에서, 바이트-푹 단위의(byte-wide) 기폭은 워드-푹 레지스터 상에서 수행되지 않을 수 있으며, I/O 사이름은 충수 어드레스를 액세스하는데 사용되지 않을 수 있다.

전숲한 레지스터와에도, 비디오 프로세서(39)는 SYSTEM' 버스로부터 3 개의 여분의 법용 1/0 디코더 라인 (GP101, GP102, GP103)을 발생시키며, 각각은 32-비트 1/0 어드레스 법위품 재공한다. 법용 디코더는 비디 오 프로세서(39)의 외부 집치로 3개의 맥티브-로우인 칩 인데이불을 제공하는데 사용될 수 있다.

바디오/메모리 제어기(78)는 몇 가지의 기능을 수행하는데, 즉 바디오 타이밍, 인터립터 처리, 바디오 디스플 레이 발생, 메모리 구성, 리프레시 및 타이밍(후지의 3 가지 기능은 DRAM 제어기(66)에 의해 수행된다)을 수 했하다.

비디오/메모리 제어기(78)는 싱이한 TV 표준 및 모니터를 최고 640×480 VGA 표준에 맞도쪽 프로그래밍될 수 있는 중액서분(flexible) 비디오 타이밍 발생기를 갖는다. (비디오 프로세서(39)가 메모리로부터 데이터를 인 출할 때) 동기화 평소, 볼랭킹(blanking), 디스플레이 염역 및 활성 비디오의 위치는 수평 차원의 클릭 사이 중과, 수직 방향의 라인 수로 프로그래밍 된다. 비디오 타이밍은 2 개의 부분으로 나누어진다. 수평 타이밍은 골라 사이골에 의해 점의되며, 다수의 11-비트 레지스터에 의해 결정된다. 수척 타이밍은 디스플레이 라인에 의해 점의되며, 다수의 10-비트 레지스터에 의해 결정된다.

수평 주기, 수평 동기, 수평 불량킹 종료, 수평 절랭킹 개시, 수평 디스플레이 개시, 수평 디스플레이 종료, 수평 인출 개시, 수평 인출 종료, 수평 수적 동기의 9 개의 수평 래지스터기 있다. 수평 주기 래지스터에 기 적되는 값은 물럭 사이클에서의 수평 라인 길이를 결정한다. 하나의 실시에에서, 리인 길이는 수평 주기 레지스터에 기혹된 수보다 하나만큼 큰 것이다. 요구된 수에 대한 공식은 다음과 같다: 수평 주기=(라인 길이×쿨럭 주파수)-1.

수평 동기 레지스터에 기목되는 값은 수평 동기 평스의 폭운 결정한다. 콜릭 사이콩에서의 수평 동기의 쪽은, 수평 주기 레지스터와 수평 동기 레지스터간의 차이에 의해 주어진다. 요구된 수에 대한 공식은 다음과 같다. 즉, 수평 동기=수평 주기-(수평 동기 목×골릭 주파수), 수평 설랭킹 종료 레지스터는 수평 설랭킹이 종료하는 시기물 결정하며, 음력 사이콩에서 백 포치(back proch)의 목이다. 수평 볼랭킹 개시 레지스터는 수평 볼랭킹 이 개시되는 곳을 결정한다. 요구된 수에 대한 공식은 다음과 같다. 즉, 수평 볼랭킹 개시=수평 주기-((수평 동기 폭+프론트 포치 폭) x 콜릭 주파수).

수평 디스플레이 개서 레지스터는, 클릭 사이분에서 수평 동기의 트레일팅(trailing) 에지 후에 얼마나 빨리 베디오가 발생되는지를 명시한다. 수명 디스플레이 개시 레지스터가 수평 불랭킹 종료 레지스터보다 클 경우, 베디오/매모리 제에기(78)는 중간 경계(border) 칼라巡 출력한다. 이 레지스터에 기복된 값은 동상적으로, 화 상이 텔레비전 스크린의 중앙에 놓아도목 선택되어야 한다. 이물 행하기 위한 레지스터 수에 대한 공식은 다음 과 같다. 즉. 수평 디스플레이 개시=(수평 불랭킹 종료+수평 불랭킹 개시-(활성 디스플레이 목x 플릭 주피 수))/2.

수평 디스플레이 종료 래지스터는 디스플레이가 종료되는 곳을 명시하며, 이에 따라 픽센 단위로 비디오 디스 플레이의 쪽이 결정된다. 이는 이하의 수로 프로그래밍되어야 한다. 즉, 수평 디스플레이 종료=수평 디스플레 이 개사+픽셀의 수×픽셀딩 물럭). 수평 불랭킹 개시가 수평 디스플레이 종료보다 잘 경우, 경계 칼리는 둘랭 킹이 개시될 때까지 총력될 것이다.

수평 인총 개시 레지스터는 비디오 인출이 처음에 라인 상의 어디에서 개시되는지쯤 판단한다. 이는, 디스※레이가 개시될 때, 18 바이트 픽셀 버퍼가 충만되도록 프로그래밍 되어야 한다. 실제로, 이것은 수평 인※ 개시 레지스터의 값이 디스플레이 모드에 따른 상수만큼 수평 디스플레이 개시값보다 작도꼭 제공됨용 의미한다. 이하의 테이물은 픽셀 당 비트 및 픽셀 당 플릭의 여러 가지 조합을 위한 상수를 나타낸다. 예쁠 돌면, 픽셀당 4 비트 및 픽셀당 5 클릭일 경우, 상수는 160이 된다. 마찬기지로, 픽셀당 4 비트 및 픽셀 당 1 클릭 일 경우, 상수는 32가 된다. 픽셀당 16 비트 및 픽셀 당 1 클릭이 존재할 경우, 적용할 수 있는 상수가 없음을 유익해야 한다.

		픽셀 당 클릭				
		5	4	3	2	1
픽셀 당 비트	4	160	128	96	64	32
	8	80	64	48	32	16
	16	40	32	24	16	n/a

수평 인출 종료 례자스터는 바디오 안출이 라인 상의 어디에서 종료하는지를 판단한다. 원칙적으로, 이는, 수 평 디스뮬레이 종료의 값에서 건술한 상수版 뺀 것이다. 그러나, 수평 인출 게시는 수평 인총 종료 레자스터에 서 수평 인출 개시 래자스터를 뺀 값이 전송한 상수의 배수(multiple)가 되도록, 빈용림(round up)되어야 한 다.

수평 수직 동기는 다수의 리인상에서 발생하는 외이다 동기 필스로서 식별된다. 이를 펼스의 쪽은 다음과 같이 프로그래밍되는 수평 수직 동기 레지스터에 의해 결정된다. 즉, 수평 수적 동기-수평 주기-(수직 동기 폭×콜 럭 주파수).

비디오/메모리 제어기(78)는 또한 다수의 수직 레지스터쯤 갖는데, 즉 수직 주기 레지스터, 수직 등기 레지스터, 수직 통행량 개시 레지스터, 수직 등행량 개시 레지스터, 수직 다스플레이 개시 레지스터, 수직 다스플레이 종료 레지스터, 비디오 인터럽트 레지스터, 라이트 벤(light pen) 레지스터를 갖는다. 수직 주기 레지스터는 필드당 비디오 라인의 수월 명시한다. 수직 동기 레지스터는 수직 동기가 발생되는 라인의 수월 경정한다. 이는 다음과 깊이 프로그래밍되어야 한다. 즉, 수직 동기-수직 증기 수직 동기의 라인의 수.

수직 불랭킹 종료 레지스터는 수직 동기후에 얼마나 많은 라인이 불랭킹되는지물 결정한다. 수직 불랭킹 개사 레지스터는 수직 동기전에 얼마나 많은 라인이 불랭킹되는 지물 결정한다. 이는 다음과 길이 프로그래밍 되어 야 한다. 즉, 수직 불랭킹 개시=수직 동기-수직 동기 이전의 불랭킹의 수.

수직 디스플레이 개시 레지스타는 활성 버디오의 첫 번째 라인을 결정한다. 이 래지스타가 수직 불량됩 종료 레지스타보다 글 경우, 라인과 라인 사이는 경계 킬라(border color)을 나타낸다. 스크린의 중간에 활성 영 역을 위치지정하기 위해, 이 레지스타는 다음과 같이 프로그래밍 되어야 한다. 즉, 수직 디스플레이 계시=(수 직 볼랭킹 종료+수직 볼랭킹 개시-활성 라인의 수)/2. 수직 디스플레이 종료 레지스타는 활성 버디오의 마지막 라인을 결정한다. 이 레지스타가 수직 볼랭킹 개시 레지스타 미민일 경우, 라인의 라인 사이는 경계 칼라볼 나 타낼 것이다. 스크린의 중앙에서 활성 영역을 위치지정하기 위해, 이 레지스타는 다음과 같이 프로그래밍 되어 야 한다. 즉, 수직 디스플레이 종료=(수적 볼랭킹 중로+수작 볼랭킹 개시+활성 라인의 수)/2.

배디오 인터럽트 레지스터는 비디오 인터럽트가 발생된 비디오 라인을 결정한다. 이 인터럽트는 INT 레지스터 웹 통해 안에이철되거나 디스에이ջ할 수 있다. 비디오 메카니즘이 디스즐레이 라인의 끝에서 정지될 때, 인터 럽트가 밝성한다. 이는 디스플레이 모드를 반경시키거나, 밤(beam) 동기 애니메이션을 수행하기 위해 프로세서 에 의해 시용될 수 있다. 이 레지스터는 각각의 필드에 대해 여러번의 인터럽트를 제공하기 위해 소정의 필드 내에서 재프로그래랑할 수 있다.

이하의 표 1은 도시된 여러 가지 다스플레이 포맷에 대해 전술한 레지스터의 전형적인 값을 제공한다. 래지스터에 이하의 값을 로당시킨 후, 비디오 타이밍 발생기는 레지스터 MODE2에 VIDEN 비트를 세팅시키므로써 인에 이불된다.

[# 1]

rigat kandagan katu	50 Hz PAL	60 Hz NTSC	VGA
	320×256,	320×220	640×480
	8-я} €	8-nj e	8-n, e
물력 주과수	22.17 MHz	21.48 MHz	25.17MHz
수평 주기	1418	1363	790
수명 동기	1314	1262	703
수평 불행킹 종료	126	103	48
수명 불랭킹 개시	1271	1232	688
수평 디스플레이 개시	378	348	48
수평 디스플레이 종료	1018	988	688
수평 폐치 개시	346	316	32
수명 페치 종료	986	956	672
수평 수직 동기	103	89	0
수직 주기	312	262	525
수직 동기	309	259	524
수직 불랭킹 종료	20	15	34
수직 불행킹 개시	307	257	514
수직 디스플레이 개시	35	26	34
수직 디스플레이 종료	291	246	514

배다오/배모리 재이기(78)는 이용가능한 3 가지 킬라 해상도際 갖는데, 즉 픽셀당 4 비트, 픽셀당 8 비트, 픽셀당 16 비트의 해상도際 갖는다. 4 및 8 비트 모드에서, 픽셀은 활례트(palette)에 저장된 18-비트 물리적 칼리왕 인택상하는 논라적 칼리이다. 16-비트 모드에서, 픽셀은 0 비트에서 4 비트까지는 블루이고, 5 비트에서 10 비트까지는 그런이며, 11 비트에서 15 비트까지는 레드인 물리적 칼라이다. 6 비트의 그런이 존재하다. 물후 및 래드에는 5 비트만이 존재하기 때문에, 칩으로부터 출력된 물후 및 래드의 최하우 비트(least significant bit)는 16-비트 모드에서 항상 논리 ZERO이다. 경계 킬리는 16-비트 픽셀로 디스燚레이되는 16-비트 레지스터이다.

8-버트 모드에서, 찍셈은 전체 256×18 팔레트를 어드래심한다. 4-버트 모드에서, 찍셈은 팔래트로부터 16 엔 트리를 어드래심하며, 이 경우 어드래스의 상위 4 버트는 인덱스 레지스터로부터 공급된다.

8-비트 모드에서 2 개의 변형이 이용기능하다. 칼리 홅드 모드(color hold mode)에서, 끡셀이 제로 값을 취 칠 경우, 이전 픽셀의 칼라가 디스플레이된다. 이는 가장 좌축 픽셀을 단순히 세팅시키므로써 광리의 대부분의 영역을 채우는데 사용될 수 있다.

가변 해상도 모드(variable resolution mode)에서, 최상위 픽셑은, 픽셑이 하나의 7-비트 픽셑 또는 두 개의 3-비트 픽센로서 디스뮬레이둳지쌀 결정한다. 비트가 클리어된 경우, 픽센은 하나의 7-비트 픽셀로 디스뮬레이되며, 비트가 세트된 경우, 비트 0에서 2가 먼저 디스뮬레이되고 비트 4에서 6이 다음으로 디스뮬레이된다. 이외 같은 경우, 두 개의 고해상도 픽셀은 딸레트로부터 8 앤트리ঙ 어드레심한다. 어드레스 의위 5 비트는 인덱스 래지스터로부터 공급된다. 가변 해상도 모드는, 저해상도 가운데에 작은 영역의 고해상 텍스트용 디스뮬레이하는데 유용하지만, 좀 더 회려한 배경을 갖는다. 이 모드는 픽셀당 하나의 물럭 해상 도에서 사용이 불가능하다.

8-비트 모드에서, 임의의 비트는 희생물 수 있으며, 다른 목적으로 사용될 수 있다. 예출 등면, 비트는 충돌 검출을 위해 '핫 스팟(hot spot)'을 식별하는 데 사용될 수 있다. 이와 달리, 비트는 이미지 '깊이(dept b)'뿅 인코딩하는데 사용될 수 있어서, 히나의 이미지는 다른 이미지의 앞쪽 또는 뒤쪽으로 이동될 수 있다. 비트를 희생시키기 위해, 마스킹틴 레지스터에서의 동원 비트는 세트되며, 그 비트는 인덱스 레지스터에서의 대용 비트로 대체될 것이다.

제 1 중력, 제 2 중력, 제 3 중력, 제 4 중력, 제 5 중력의 5 개의 픽셀 쪽이 있다. 이동은 24MHz, 12MHz, 및 6MHz 정도의 도트 중력에 대용한다. 가장 높은 도트 중력은 픽셀당 16 비트 다스플레이 모드에서, 사용되지 않을 수 있다. 32-비트 DRAM이 채용될 경우, 두 개의 다른 조합, 즉 하나의 중력 8-비트 및 두 개의 중력 16-비트만이 사용될 수 있다. 발명의 상세한 설명에서 이후 기술되는 바와 같이, 외부 하드웨어가 채용될 경우, 비디오 프로세서(38)는 외부 비디오 소스로 전-목 할 수 있으며, 로컬 비디오를 각각의 픽셀 단위로 외부 비디오와 혼합할 수 있다(그 위에 압할 수 있다). 이는, 이하 상세히 설명되는 바와 같이, 본 발명에 따라

발생물 소정의 디스플레이에 대해 중요하다.

스크린의 메모리 탭은 비디오 디스플레이 폭에 의해 재한되지 않으며, 독립적으로 정의된다. 스크린의 베이스 이드레스는 시스템 메모리(45)의 임의의 장소일 수 있다. 스크린 메모리의 폭운 2의 급수(power)로서 128에 서 2048 바이트까지이다. 스크린의 높이는 2의 급수로서 32 킬로 바이트에서 2 매가 바이트까지이다. 동일 라 인상의 바디오 어드레스는 더 작은 경계내에 랩핑(wrapping)한다. 이 구성은 스크린으로 하여금 더 큰 가상 스크린내에 배치되게 하며, 이 안에서 페닝(panning)되며, 스크롤링(scrolling)되게 한다.

여러 가지 레지스터는 전술한 비디오 모드총 제어한다.

비디오 모드 레지스터는 진술한 욕성을 제어한다. 비트 0 및 1은 픽셀당 비트의 수% 결정한다. 비트 2 및 3은 클럽 시어군에서의 픽셀 폭을 결정한다. 비트 4 내지 6은 비디오 어드레스에서 첫 번째 브레이크(break)을 결정하며, 이에 의해, 바이트 단위로 다스롭레이 폭을 결정하게 된다. 비트 7 내지 9는 바디오 어드레스에서 두 번째 브레이크을 결정하며, 이에 의해 바이트 단위로 디스플레이 높이를 결정하게 된다. 비트 10은 동기 음력을 외부 비디오 소스로 신속하게 로킹(locking)하기 위해 수평 및 수직 타이버를 리셋시킬 수 있는 입력을 변환시킨다. 비트 11은 외부 비디오 밀티플렉서를 사용하여 외부 비디오 소스를 즐겁시키는 입혀기 (encrustation)을 제어한다. 멀티플렉서 A/V/CD 제어기/코프로세서의 "INC" 판매 의해 제어된다. 선택된 칼라 비트는 입히기를 제어하는데 사용된다. 비트 12는 비트 11과 동일하나 경계 칼라에만 목용되는 경계 입히기를 제어한다. 비트 13은 기변 해상도 모드를 세트시킨다. 비트 14는 칼리 홈드 모드를 세트시키며, 여기서. 칼라 0은 현재의 스캔 라인에서 어전의 논-제로(non-zero) 칼라로 대체된다. 비트 15는 이하의 표 2에서 도시되는 바와 칼이, 비트 2, 3, 15에 기초한 3 및 4의 픽셀 콜릭 폭을 안매이물시킨다.

[# 2]

비트 2	申三 3	비트 15	끡센 클릭
0	0	0	4 클릭 사이쿨/픽셀
1	0	1	2 클럭 사이글/픽셀
0	1	0	1 클럭 사이큔/픽셑
1	1	0	정의되지 않음
0	0	1	3 클릭 사이콥/픽셑
1	0	1	5 클릭 사이클/픽셑
0	1	1	정의되지 않음
1	1	1	정의되지 않음

비디오/메모리 제어기(78)는 또한 픽셀 마스트 레지스터 및 팔레트 인덱스 레지스터를 갖는다. 마스크 레지스 터에서 세트된 모든 비트에 대해, 픽셀에서의 대용 비트는 인덱스 레지스터로부터의 비트로 대체된다. 인덱스 레지스터에서의 상위 비트는 4-비트 픽셀에 대한 팔레트 어드레스의 상위 부분을 형성한다. 경계 칼라 레지스 터는 경계 칼라를 정의하는 16-비트 레지스터이다. 이 칼라는 16-비트 픽셀과 동일한 방식으로 디스플레이되는 데, 즉 비트 0에서 4까지는 물무, 비트 5에서 10까지는 그런, 비트 11에서 15까지는 래드이다.

비디오/매모려 제이기(78)는 또한 시스템 메모려(45)에서 스크린의 24-비트 베이스 이드레스鳖 점의하는 두 개의 스크린 어드레스 레지스터를 갖는다. 이는 스크린상에서 가장 좌촉 최상이 픽셀의 어드레스이다.

비디오/메모리 제어기(78)는 또한 비디오 및 여러 가지 테시트 로직에 대한 부가적인 제어를 하는 보조 비디오 모드 레지스터 MCDC2를 갖는다. 비트 0은 라이트-펜 래지스터를 인에어 불시켜서, 수평 및 수직 카운터가 판독되게 한다. 비트 2는 비디오 타이머를 인에어봉시키고, 비트 3 및 4는 리프래시 주파수를 결정하는데, 하나의 물략/128의 리프레시 주파수를 가리키고, 두 반째는 물략/256의 리프레시 주파수를 기리키며, 세 번째는 꿀략/512의 리프레시 주파수를 가리키고, 두 반째는 물략/256의 리프레시 주파수를 기리키며, 세 번째는 꿀략/512의 리프레시 주파수를 가리키다. 대부분의 DRAM은 64 KHz 또는 그 이상의 리프레시 주파수를 필요로 한다. 리프레시 제어기는 8 또는 그 이상의 리프레시 사이물이 요구를 때까지 기다리고, 그 후 SYSTEM 비스를 요구하며, RAS 사이를 전에 필요한 수 만큼의 CAS를 생성한다. 비트 6이 세트될 때, 비디오 모드는 이중 (double) 버피링되며, 몽랭킹등안민 변화될 수 있다. CPU(48)는, 스크린 분활 동작(split screen operation)에서의 모드 변화를 클린(clean)시키기 위해 이 비트를 세트시킨다. 비트 7은 수작 동기의 극성을 인비팅시킨다. 비트 8은 수평 동기의 극성을 인비팅시킨다. 비트 9는 사용되지 않는다.

팔레트는 F10000H-F103FFH에서 256×18 비트 RAM 불목이다. 각 엔트라는 각각 그린, 레드, 그런 및 분투인 6 비트용 포함한다. 각 엔트라는 2 워드를 넘어 확장된다. 분후 및 그린 비트는 상위 워드에서 나타난다. 래드 비트는 하위 워드에서 나타난다. 상위 워드의 비트 2 내지 7은 불후이고, 상위 워드의 비트 10 내지 15는 그런이며, 하위 워드의 비트 2 내지 7은 레드이다. 팔레트에서 앤트라에 기록하기 위해, CPU(48)는 하위 워드에 레드 비트용 먼저 기록해야 하며, 그 후 그런 및 분루 비트용 실위 워드에 기록해야 한다. CPU(48)는 경계 또는 불랭킹 동안 딸레트를 기록해야만 하며, 그렇지 않으면 반잠이 비디오 상에 나타나게 될 것이다.

캐시 제이기(64)는 시스템 성능을 향상시키기 의해 마이크로프로세서(48)에 대한 커맨드 및 데이터월 유지한다. 라이트 백(write back)을 구비한 IK 바이트 커맨드 및 2K 데이터 캐시가 지원된다.

비디오/메모리 제어가(78)는 6 개의 인터립트 소스를 지원하는데, 즉 비디오 입력 인터립트, 3 개의 이날로그 인터립트, CD 볼쪽 디코더 인터립트, DSP(61) 인터립트를 지원한다. 이날로그 인터립트는 단순한 이날로그-디 48-12 지할 컨비터가 구현되도록 한다. 단안정 바이브레이터(monostable vibrator)는 다이오드, 캐패시터, 포텐시 오미터(potentiometer)로부터 구현된다. 캐쾌시터는 수직 동기에 의해 빙전되며, 포텐시오미터 셋팅에 따른 비율로 총견되기 시작한다. 캐패시터상의 견입이 비디오 프로세서(39)로의 압력이 임계값에 도달될 때 인터럼 트가 발생된다. 그 후, 프로세서는 얼마나 빨리 캐패시터가 충견되었는지를 촉정하기 위해 수직 카운터용 판독 할 수 있으며, 이에 따라 포텐시오미터가 세팅된다.

비디오/메모리 제어기(78)는 또한 6 개의 인터럽트 모두기 독립적으로 인에이렇되거나 디스에이렇되는 것을 해 용하는 인터럽트 인에이불 레지스터를 갖는다. 논리 "1"을, 인터럽트 인식 기목 래지스터의 임의의 비트에 기 목하므로써, 대응 인터럽트가 즐리어된다. 인터럽트 판독 래지스터는 모든 계속중인 인터럼트를 반영한다.

비디오/메모리 제어기(78)는 80376 CPU(48)의 16 메가바이트 어드레스 범위을 이하의 메모리 밸므로 디코딩 하는데, 즉 8 메가 바이트의 DRAMO(DH-7FFFFFH), 7 메가 바이트의 DRAM1(800000H-EFFFFFH), 64 킬로 바 이트의 ROM1(F20000H-F0FFFFH), 54 K의 내부 메모리(F10000H-F1FFFFH), 896 K 분혹의 ROM1(F20000H-FFFFFFH)으로 디코딩인다. 내부 메모리의 64 킬로바이트는 팔레트 RAM, 분리터 레지스터, DSP 레지스터 및 메모리콜 포함한다. 필레트 이드레스 범위는 건술되었다. 불리터 레지스터는 F10400H에서 F107FFH의 범위로 확장된다. DSP 메모리는 F10800대로부터 F18000대로 확장된다.

은-보드(on-board) 스크린 RAM 및 시스템 RAM은 512 K의 DRAMOIC, 스크린/시스템 RAM을 포함하는 온-보드 DRAM은 1G-비트 또는 32-비트 폭흥 기장 수 있다. 적장한 DRAM은 도시바(Toshiba)에 의해 제조되는 TCS141708J 256 칼로 바이트×1G-비트 메모리 칩이다. DRAM의 사이즈는 라셋동인 비디오 프로세서(39)에 의해 결정되나, CPU(48)에 직접 영합을 주지는 않는다. 대산에, 이는 비디오/메모리 제어가(78)가 다른 버스 마스터 후보자에 대해 유용한 더 많은 대역폭을 남김으로써 보다 산속히 동작하도록 한다. 소행의 디스플레이 및 불리터 모드는 32-비트 메모리에서만 가능하다. DRAM의 2개의 뱅크는 건송한 바와 끝이 부칙될 수 있다. 작은 양의 DRAMOI 부칙될 경우, 전송한 메모리 맵을 통해 반복될 것이다.

부트스트랩 ROM은 항상 16 비트 쪽을 기진다. 부트스트랩 ROM은 여러 제조자에 의해 제조되는 2 개의 27C512 이레이저를 프로그래머볼 만독-전용 메모리(erasable programmable read only memory)을 포함하며, 따라서 128 K의 부트스트랩 ROM을 제공하게 된다. 라켓으에, ROM 및 내부 메모리를 구비하는 F20000H으로부터 FFFFFFFFFFM까지의 1 메가바이트 윈도우는 16 메가비이트 이드레스 범위동안 반복된다. 이는 여러 가지 프로세어 기 비디오 프로세서(39)로 부팅되는 것을 허용한다. 건송한 메모리 앱은 처음에 채택되며, 메모리 타입 레지스터는 CPU(48)에 의해 기록된다. 비디오/메모리 제어기(78)는, 어디에서나 가능한 시스템 메모리(45)상의 페이지 모드 사이물을 수행한다. 이름은 동상 메모리 사이클보다 빠르며, 연속적인 판독 및 기록이 동원 페이지내에 있을 경우 발생된다. 비디오/메모리 제어기(78)는, 메모리 타입 레지스터내에서 프로그래밍되는 DRAM에서의 칼림의 수※ 결정하여 있을 검을 찾으라 있다. 메모리 타입 레지스터에서, 비트 0 및 1은 DRAM에서의 칼림의 수※ 결정하여, 이은 256 킬림을 가리키며, 1은 512 칼림을 가리키고, 2는 1024칼럼을 가리키며, 3은 2048 칼럼을 가리킨다.

비다오/매모리 제어기(78)는 7 가지 타입의 건송을 지원하는데, 즉 통상 DRAM 사이클(4 사이클), 베이지 모드 DRAM 사이클(2 문력), RDM 사이클(6 문력), 내부 메모리(2문력), 외부 1/0(6 문력), 인터랩트 승인(2 물력), 내부 1/0(2 물력)을 지원한다. CPU(48)는 실질적인 건송에서보다 하니 많은 물력 사이물에서 사이클링할 것이다. 내부 버스 미스터는 건송 시간에 시어클링할 수 있다.

배디오/메모리 제어기(78)는. CPU(48)에 대해 2X(2배속) 클릭이면서, 텔레비전 크로미넌스(크로미) 부반송파 의 배수인 크리스탈에 대한 크리스템 오실레이터를 사용한다. 이 크리스탈 클릭은 비페링되며, CPU(48)로 총 역된다. 동일 플릭은 2 분할(divide by 2)로 되어. 이는 메인 시스템 클릭으로서 총력된다. 이 클릭은 발계의 판물 통해 배디오 프로세서(39)로 입력된다. 클릭을 총력하거나 입력하는 이유는 CPU 2X의 메인 시스템 공력사이의 심대적인 스큐(skew)가 작은 달레이를 다른 경로에 참가하므로써 하나의 병식 또는 다른 방식에 적용될 수 있기 때문이다. 크리스탈 주피수는 또한 1과 15 시어의 수에 의해 크리스탈 주파수를 분항한 수 있는 프로그램가능한 분환기에 의해 분활될 수 있으며, 공간 비율에 대한 짝수 마크를 갖는 총력 파형을 제공한다. 이는 텔레비전 칼라 부반송파로 사용된다.

크로미 분할기 레저스터 2X 크리스탈 주피수에 대한 텔레비전 칼리 부반송파(크로미)의 비용물 정의하는 4-비 트 레자스타이다. 이는 다음과 같이 프로그래밍되어야 한다. 즉, 크로미-2×크리스탈 주파수/크로마 주파수-1.

비다오/매모리 재어기(78)는 또한 상태 레지스터를 갖는다. 상태 레지스터 비트 0이 세트될 경우, 비디오 타 이밍은 PAL(유럽 텔레비전 신호 표준)에 대해 설정되어야 한다. 상태 레지스터의 비트 0이 물리어될 경우, 비 디오 타이밍은 NTSC 에 대해 설정되어야 한다. 상태 레지스터의 비트 1이 세트되었을 경우, 현재의 필드에는 라이트-펜 입력이 존재한다. 이 비트는 라이트-펜에 의해 세트되며, 수직 동기에 의해 물리어된다.

비디오/애모리 제어기(78)는 리셋동안 하나의 모드에 놓여질 수 있으며, 이후, 이는 2 계의 워드 폭을 갖는 1/0 로케이션 및 64 K 매모리 로케이션에만 응답한다. 1/0 로케이션의 실질적인 로케이션은 칩 선택 입력에 의해 경점되어서, 로케이션은 외부적으로 결정될 수 있게 된다. 이 "핍충(peephole)" 모드는 바디오 프로세서 (39)로 하여금 1/0 에서의 작은 갭 및 시스템(30)에서의 어드래스 메모리 앱만을 차지하도록 한다.

해지스터는 32-비트 쪽을 기자며, 따라서 두 개의 16-비트 액세스로서 액세스되어야 한다. 비디오 프로세서 (39)내의 모든 1/0 레지스터를 이드레심하기 위해, 요구되는 레지스터의 중상의 1/0 어드래스는 처음에 보다하위 워드(a[1] 로우)에 기쪽되며, 그 레지스터는 성위 워드(a[1] 하이)에서 판독되거나 기쪽될 수 있다. 비디오 프로세서(39)의 내부 및 외부의 모든 메모리를 어드레상하기 위해, 64k 원도우는 뱅크 레지스터에 기쪽하므로써 비디오/메모리 제어기(78)에 의해 동상적으로 디코딩되는 16 M 어드래스 공간내의 임의의 64k 경계(boundary)로 이동될 수 있다. 뱅크 레지스터는 어드레상 메모리가 밥을 모드에 있을 때 8 개의 최상위 비트를 제공하는 8-비트 레지스터이다. 예술 들면, 원래 F10000H에 있는 팔레트를 액세스하기 위해 CPU(48)는 뱅크 레지스터에 아마지를 기록해야 하며, 그 후 외부 집 선택에 의해 결정되는 핍% 로케이션의 하부에 판독 및 기쪽에이 한다.

용리터(72)는 기능한 선숙히 그래픽 생성 및 애니메이션을 수행하기 위한(메모리 대역폭에 의해 제한되는)그래픽 코프로세서이다. 이는 CPU(48) 및 DSP(61)에 의해 메모리로 기록되는 커맨드용 수행한다. 이는 서스템 메모리(45)로부터 새로운 커맨드 세트를 판독하므로써 긴 시컨스의 그래픽 등직을 임의로 수행할 수 있다. 달라타(72)가 그래픽 동작을 수행하는 동안, 불리타(72)는 SYSTEM' 버스 마스터가 되며, CPU(48)가 임의의 이면

비스 동작도 못하게 한다. 이것은 합리적인데 그 이유는 불리타(72)는 CPU(48)가 수행했을 동작을 수행하는데 사용되며, 따라서 프로그램 동작을 고속으로 하기 때문이다. 이는 또한 동작을 불리팅(blitting) 하기 위해 임의의 동기 제어 프로그래밍에 대한 필요을 제거하며, 용리타(72)에서의 임의의 인터럽트 발생 하드웨어에 대한 필요을 제거한다. 그러나, 다른 두 프로세서(DSP(61) 및 콤팩트 디스크 DMA)의 실시간 프로그래밍을 허용하기 위해, DMA 건송이 요구될 경우, 물러타(72)는 동작을 중지하며, SYSTEM 비스를 DSP(61) 또는 콤팩트 디스크 DMA 채널에 양도한다. 이는, 또한 인터럽트가 발생될 경우 동작을 중지하며, CPU(48)에 대한 SYSTEM 비스를 포기한다. 임의의 이동 전송동안, 현재 동작은 중지되나, 인터럼트 신호가 비환성화되거나, DSP(61)가 DMA 액세스를 완료할 때 재동작을 것이다.

물러터(72)의 동작은 이하의 간단한 프로그램으로 잘 나타난다:

read command from memory

for n=0 to outer_count

read parameters from memory

for m=0 to inner_count

if SRCEN then read source from memory

if DSTEN then read destination from memory

write destination to memory

next m

next n

커맨드 및 오퍼랜드는 CPU(48) 또는 DSP(61) 의해 메모리로 기짝된다.

절리터(72)는 비디오 프로세서(39) 1/0 공간내에 여러개의 래지스터할 갖는데, 즉 (1) 두 개의 판독가능한 불리터 목적지 레지스터로서 동일 1/0 어드레스를 공유하는 두 개의 기쪽가능한 불리터 프로그램 어드레스 레 지스터, (2) 제 1 판독 가능한 불리터 소스 어드레스 레지스터로서 동일 1/0 어드레스를 공유하는 기록기능한 불리터 커맨드 레지스터, (3) 제 2 판독가능한 불리터 소스 어드레스 레지스터로서 동일 1/0 이드레스을 공유하는 기록가능한 하는 기쪽가능한 불리터 제어 레지스터, (4) 만독 가능한 내부 카운터 레지스터, (5) 판독가능한 불리터 외부 카운트 레지스터로서 동일 1/0 어드레스를 공유하는 제 1 기쪽가능한 불리터 진단 레지스터, (6) 판독가능한 불리터 상태 레지스터로서 동일 1/0 어드레스를 공유하는 제 2 기록가능한 불리터 진단 레지스터, (7) 제 3 기록가능한 불리터 진단 레지스터를 갖는다.

불리터(72)는 그래픽 및 볼록 이동 동작을 실행하기 위해 여러 가지 모드에서 동작될 수 있다. 불리터(72)는 데이터 경로, 어드레스 발생기, 시퀀서의 세 개의 분리 분목으로 크게 분리되는 내부 아키텍처를 갖는다. 데이터 터 경로는 소스 데이터 레지스터, 목적지 데이터 레지스터, 패턴 데이터 레지스터의 세 개의 데이터 레지스터 볼 포함한다. 데이터 경로는 또한 지능적인 불리팅 동작을 하는 다능의 비교기와, 총력 데이터용 발생시키기 위한 논리 기능 유닛(LFU)을 포함한다.

어드래스 발생기는 3 개의 어드래스 레지스터을 포함하며, 이물은 물리터 커맨드를 인출하는데 사용되는 프로 그램 어드래스 레지스터, 소스 레지스터 및 목적지 어드래스 레지스터이다. 이는 또한 어드래스를 갱신하기 위 헤 관련 스텝 레지스터를 갖는 연산 로찍 유닉(ALU), 중력 어드래스를 발생하기 위한 멀티플렉서를 포함한다.

전술한 짧고 간단한 프로그램에서 에서된 바와 같이, 시퀀서는 %라터(72)가 동작하는 두 개의 후프(내부 후프 및 외부 후프) 및 여러 개의 과정으로 된 프로그램으로서 소프트웨어적으로 동작된다. 이 동작의 여러가지 부 분이 불리터 커맨드 레지스터내의 플래그(flags)에 중속적이며, 또한, 무프 커운트가 커맨드의 부분이지만, 이 프로그램은 고정된다.

데이타 경로는 세 개의 데이타 레지스터 및 두 개의 데이타 조작 불럭을 포함하는데, 즉 출력 데이타를 제공하 기 위해 다수의 유용한 방인으로 데이타 레지스터의 내용을 조합할 수 있는 논리 기능 유닛과, 기록 동작을 금 지하고 선택사양적으로 물리터 동작을 중자시키기 위해 데이타상의 소정의 비교를 수행할 수 있는 비교기를 포 한한다.

대이타 경로는 32·네트, 16-네트, 8-네트, 4-네트의 4 개의 사이즈를 대이타를 조정할 수 있다. 장 워드(32-네트 폭용 가짐)는 빠른 본역 움직임 및 본력 채우기(fill)를 수행할 때 사용된다. 픽센(4-, 8-, 또는 16-네트 목을 갖는)은 리언-드로잉(line-drawing), 다중 플레먼(plane) 동작, 문자 패인팅 등과 길이 모드 불리티 모드를 사용하여 조작한 수 있다.

43-14

데이타 경로의 대부분은 16-비트 폭을 가지며, 이는 최대 스크린 픽셀 사이즈이다. 그러나, 소스 데이타 래지 스터는 32-비트 폭을 가지며, 소스 데이타 레지스터의 상위 16-비트는 논리 기능 유닛의 모드에 관계없이 32-비트 모드로 기록된 데이타의 상위 16-비트를 제공하는데 사용된다. 따라서, 두 개의 16-비트 폭의 레지스터 (패턴 데이타 및 목적지 데이타) 및 하나의 32-비트 폭의 데이터 레지스터(소스 데이터 레지스터)가 있다. 소 스 및 목적지 데이타 레지스터는 대용하는 판독 사이쿨이 내부 푸프에서 인메이를될 때, 시스템 메모리(45)의 소스 및 목적지 데이타 레지스터는 대용하는 판독 사이쿨이 내부 푸프에서 인메이를될 때, 시스템 메모리(45)의 소스 및 목적지 데이타 레지스터는 대용하는 판독 사이쿨이 내부 푸프에서 인메이를될 때, 시스템 메모리(45)의 소스 및 목적지 이드레스로부터 로딩된다. 그러나, 세 개의 데이타 레지스터 모두는 패턴 데이타를 갖는 불리 터 동적의 개시에서 로딩되며, 이는 총력 데이타를 제공하거나, 비교기에서 데이타의 부가적인 소스로서 사용 할 수 있다. 예를 돌면, 패턴 데이타 레지스터의 데이타일 예쓸 들어, 마스크, 기록용 패턴, 또는 참조 값일 수 있다. 패턴 데이타는 소스 데이타 레지스터의 임쪽 위드로 로딩된다.

논리 기능 유닛은 시스템 메모리(45)의 목적자로 기록되는 총력 데이터를 발생시킨다. 논리 기능 유닛은 임의의 소스 및 목적자 레자스터 픽셀의 논리적 조합을 수행할 수 있다. 소스 데이터 픽셀"은 소스 데이터 레자스터 또는 데이터 페면 데이터 레자스터로부터 선택될 수 있다. LFU는 데이터 레자스터로부터 입력 데이터의 두 개의 세트의 4 개의 부물 만텀(Boolean minterms)(A&B, \overline{A} &B, \overline{A} &B, \overline{A} &B) 중 임의의 것을 선택하며, 두 개의 선택된 만텀의 논리 이용을 발생시킨다. 이는 입력 데이터의 임의의 논리 조합을 허용하며, 이로 인해 16가지의 기능적 기능성이 존재하게 된다.

32-비트 모드에서, 중상적으로, LFU는 소스 데이타할 생성하도록 세트되는데, 그 이유는 이는 16-비트 폭운 갖기 때문이다. 장 워드 기약동안 기약된 상위 16 비트는 형상 소스 레지스터의 상위 16 비트로부터 추출된다.

비교기는 소스, 목적자, 패턴 데이터 레지스터에서의 데이터에 대한 여러가지 비교용 수행할 수 있다. 이 비교 조건이 충족되는 경우, 이는 금지 신호(inhibit signal)를 발생한다. 금지 신호는 기록 동작을 금지시키는 데 사용되며, 선택적으로 불러팅 동작을 중자시키는데 사용된다. 비교기는 또한 충돌 검총 및 사스템 메모리 (45) 서치 동작에 대해 두명한 칼라용 제공하고, 문자 페인팅을 돕기 위해 픽셀 플레인 효과를 제공하는데 사용될 수 있다.

다중 용례인 동작은 플레인 변호을 모든 찍셈에 할당하므로써 지원된다. 이 모드는 4 및 8-비트 찍셈에만 착용 가능하다. 8-비트 찍셈 모드에서, 8-비트중 2 개(비트 6 및 7)는 두 개 또는 네 개의 플레인을 제공하는데 사용되며, 4-비트(니됟(nibble))픽셈 모드에서, 4 비트 중 하나(두 -니뷴 바이트의 비트 3 및 비트 7)는 두 게의 플레인을 제공하는 데 사용된다. 목적지 데이타의 물레인 번호가 소스 데이타 또는 이들의 양의의 조합의 물레인 번호와 동일하지 않거나 이보다 클 경우, 비교기는 금지 출력을 제공할 수 있다. 이는 스크린상으로 기 찍힌 데이타기 상이한 플레인에 이미 존재하는 데이타에 의해 미스킹될 수 있음을 의미한다.

전체 소스 픽센이 목적지 픽생과 동일하거나 또는 동일하지 않을 경우, 비교기는 충력을 제공하거나, 금지시킬 수 있다. 이는 예컨대, 육점 값을 위해 시스템 메모리(45)를 탐색하는 데 시용되며, 육히 소점의 길러巡 투명 한 것으로 자정하고 그 투명한 칼라 값을 데이타 레자스터에 보관하는 데 사용될 수 있다. 이는 16-, 8-, 또 는 4-비트 픽셀에 적용된다.

불리터(72)는 또한 비교기의 비트에서 찍셀로의 확장 모드 동작을 구비한다. 이러한 비교기 동작은 에컨대, 문 자 패인링에 사용되는 데이터의 비트에서 찍셀로의 확장을 가능하게 한다. 이 모드에서, 비교기는 내부 카운터 값에 기초하여 소스 바이트의 소정의 비트를 선택하며, 이 비트가 논리 ZERO일 경우 기쪽 동작을 금지시킨다.

불리터(72)는 3 개의 픽셀 해상도 모드용 처리할 수 있다. 즉, 각 워드가 하나의 픽셀에 대용하는 16-비트 모드, 각 바이트가 하나의 픽셀에 대용하는 8-비트 모드, 각 바이트가 두 개의 픽셀에 대용하는 4-비트 모드 그 아이트가 두 개의 픽셀에 대용하는 4-비트 모드 있다. 8- 및 16-비트 픽셀 모드에서, 데이타 경로는 한번에 하나의 픽셀용 처리하며, 그 동작은 작관적으로 이해할 수 있는 것이다. 하지만, 4-비트 픽셀 모드에서는, 시스템 메모리로부터 판독되거니 기록되는 바이트의 반만이 현재의 픽셀에기 때문에, 소정의 추가의 요구 조건들이 데이타 경로상에 놓이게 된다. 4-비트 모드 기목 동작에서, 변경되지 않은 목적지 데이타는 현재의 픽셀에 대용되지 않는 데이터 바이트의 반에 기쪽된다. 따라서, 목적지 판독은 4-비트 모드에서 항상 안에이렇되어야 한다(제에 비트 DSTEN을 세트), 이는 1 바이트 미만은 메인 메모리에 기록하기 위한 설비가 없기 때문에, 실행되어야 한다.

소스 4-비트 픽셀 어드레스 및 목적지 4-비트 픽셀 어드라스가 RAM의 대응 바이트의 상이한 반을 지시하는 것 도 또한 가능하다. 어려한 경우, 서프터(shifter)는 소스 데이타의 두 개의 반을 교환(스와읭(swapping))한 다. 4-비트 모드에서, 패턴 바이트의 두 개의 나물(반 바이트, 4 비트)은 동원 값으로 동상 새트되어야 한다. 불리터(72)에서의 프로그램을 갖는 픽셀은 디스플레이 목과 반드시 원치할 필요는 없고, 대응의 데이타를 이동 시키는 기장 효과적인 방법은 32-비트 모드임을 주지해야 한다. 이러한 모드 전송은 정렬형 장-워드(longword aligned)이어야 하며, 시스템은 32-비트 RAM으로 맞춰져야 함을 다시 인번 상기해야 한다.

불리터(72)는 또한 어드레스 발생기용 갖는다. 어드레스 발생기는 3 개의 어드레스 레지스터로서, 증가 또는 스텝 레지스터, 어드레스 가산기, 어드레스 출력 발타풀렉서⊗ 포함한다. 3 개의 어드레스 레지스터는 소스 어 드레스, 목적지 어드레스, 프로그램 어드레스을 보유한다. 이를 레지스터의 각각은 둘리터(72)로 하여금 16 메가바이트까지 어드레싱히는 것을 가능하게 하는 24-비트 레지스터이다. 또한 소스 및 목적지 어드레스 레지 스터는 4-비트 픽셀 모드에서 사용되는 나를 비트을 포함한다. 프로그램 어드레스 레지스터는 프로그램이 인출 될 어드레스을 보유하며, 이것을 사용하여 매모리 사이렇이 수행될 때마다 한 워드씩 증가한다. 이 레지스터는 항상 짝수이며, 따라서 비트 0은 항상 논리 ZERO이어야 한다.

소스 및 목적지 어드레스 레지스터는 각각의 시아큼 후에 갱신되며, 이름이 침조하는 객체(object)에서 상당한 유연성을 가능하게 하는 가산기를 사용하며, 다른 시간에 갱신된다. 모든 소스 및 목적지 어드레스 갱신은 선택적으로, 어드레스 레지스터의 하위 16 내지 19 비트 상에서만 수행될 수 있다. 이들 불리터(72)가 효과적으로 64K, 128K, 256K 또는 512K 페이지에 동작됨을 의미한다. 이 모드에서 어드레스가 페이지내에서 오버플로(overflows)할 경우, 이는 캠핑(wrapping)하고, 오버플로우 또는 언더플로우는 상상하게 될 것이다.

불리터(72)는 어드레스용 갱신하는데 사용되는 25-비트 쪽용 갖는 가신기인 어드레스 가신기를 또한 갖는다. 어드레스 가신기는 0.5. 1 혹은 2와 같은 상수값 또는 스템 레지스터중 하나에 저장된 변수값이 어드레스 값 에 가산되도록 한다. 어드레스 가산기는 어드레스 값으로부터 그 동일한 값을 강산할 수 있다. 25번째 비트는 전술한 바와 길이 어드레스의 나볼 부분이다. 한 짝셀 증가시키면, 스크린 해상도의 현재의 셋탕 상태에 따라 이드레스상에 상이한 효과가 발생한다.

모든 이드레스 레지스터는 해당 메모리 사이클의 종료사 자동적으로 갱신된다. 즉, 소스 판독사 소스 이드레스 레지스터가, 목적지 기옥시 목적지 이드레스 레지스터가자동적으로 갱신된다. 어드레스는 물리터 커맨드에서 SWRAP 및 DWRAP 비트셜 사용하므로써 수직적으로 랩핑되며, 물리터 제이 레지스터 SLWRAP 및 DLWRAP 비트셜 사용하므로써 수평적으로 랩핑된 수 있다.

어드레스 출력 멀티플렉서는 시스템 메모리(45)에 외부 어드레스를 제공한다. 어드레스 출력 멀티플렉서는 소 스 어드레스, 목적지 어드레스, 프로그램 어드레스의 3 가지 유형의 어드레스를 제공한다. 이동은 대응 어드레 스 레지스터로부터 직접 전달된다.

불리터(72)가 라인을 그리고 있을 태(drawing line), 어드래스 레지스터는 용상의 방식과는 상이한 방식으로 사용된다. 목적자 어드레스 레지스터는 라인드로우 어드레스로서 사용되며, 소스 어드레스 레자스터 및 스템 레지스터는 각각 델타(delta) 1 및 델타 2로서 사용된다. 라인 그리기 동안, 델타 2는 델타 1로부터 감산되며, 발생된 발림 출력(borrow output)은 무엇이 목적지 어드레스 레지스터에 가산되는지을 결정하는 데 사용된다. 더 상세한 설명에 대해서는, 이하의 라인 드로잉 색션에서 하기로 한다.

열리터(72)는 또한 중리터(72)의 동작을 제어하는 시퀀서를 갖는다. 제어의 호롱은 두 레벨에서 가장 잘 이해 된다. 제어의 전반적인 호롱을 중제하는 외부 쭈프와, 실질적인 물리팅 또는 라인 드로잉 동작을 수행하는 내 부 뿌프가 존재한다. 외부 뿌프의 3 개의 색선은 커맨드 판독 과접, 파라미터 판독 과정, 내부 뿌프이다.

내부 루프는 실질적인 물러탕 또는 라인 드로잉 동작물 수행한다. 내부 루프 사이물은 3 게의 메모리 사이물까지 포함할 수 있다. 이들은 소스 이드레스로 부터 판독, 목적지 이드레스로부터 판독, 목적지 이드레스로의 기적이다. 3 개의 사이물은 모두 선택사망이다. 루프가 소스 판독, 또는 소스 판독 및 목적지 만독을 포함할 경우, 비교기 금지 메카니즘은 목적지 기록이 발생되기 전에 테스트된다. 이는 버교가 금지 조건이 일치될 때, 기록 사이물이 바이패상되는 것을 가능하게 한다. 버교가 금지 조건이 일치될 때, 현재 등작을 중지하고 CPU(48)로 재어볼 복귀시키도록 하는 것이 가능하다. 그 후, 프로그램은 금지가 어디에서 발생된 지를 결정하기 위해 어드레스 레지스터를 검색할 수 있으며, 이로 인해 충돌 검용이 수행될 수 있다. 그 후, CPU(48)는 등작을 재계시할 지 또는 중단할 지를 결정할 수 있다. 내부 루프 카운터가 제로에 도달될 때까지 동작을 수행한다. 내부 무프 카운터는 10-비트 카운터이며, 따라서 내부 무프는 1부터 1024까지의 임의의 횟수를 반복할 수 있다.

볼리터(72)는 비교기 기목 금지가 발생될 때 등학이 중단된 수 있게 항으로써, 충돌 검출에 대비한다. 이것이 발생될 때, 제어가 CPU(48)로 복귀되며, CPU(48)는 내부 상태를 조사하여 충돌의 원인이 무엇인지쯤 판정할 수 있다. 이 시점에서, CPU(48)는 볼리터(72)로 하여금 실행중이었던 등작을 재개할 수 있게 하거나, 불리터 (72)을 유휴 실태(idle state)로 다시 리엣시킬 수 있다. 리셋 또는 재개 커맨드는 불리터(72)가 다른 등작 물 위해 사용되기 전에 송총되어야 한다. 불리터(72)가 중지된 상태에 있음 동안, 새로운 값은 커맨드 레지스 터로 기록될 수 있어서, 충돌 중지 매카니즘이 다스에이볼될 수 있음을 유의하자.

따라미터 판독 프로시쥬어는 새로운 따라마터 세트용 내부 푸프에 로딩시키는 매우 작관적(straightforward)인 시퀀스이다. 이는 메모리로부터 순서대로 내부 루프 카운터 값, 스템 레지스터 값 및 패턴 값용 판독하며, 이동 값은 데이타 레지스터용 시전실정(preset)하는 데 사용된다. 내부 카운트는 실질적으로 내부 푸프가 실행되는 횟수가 된다. 스텝 레지스터는 어드레스 증가에 사용되며, 패턴 레지스터는 데이터 조작에 사용된다.

파라마터 판독 프로시쥬어는 물리팅 동작의 계시시에 커맨드 판독 과정의 입부로서 호충되며, PARRD 제어 비트 에 의해 결정되는 바와 같이 물리팅 동작에 의해 요구된 경우에도 또한 호충된다. 여분의 파라미터 판독은, 내 부 루프쭏 종해 페스돌 사이에서 발생하며 따라미터가 변경될 수 있도록 하며, 이에 의해 불규칙한 형상의 꽤 인팅(irregular shape painting) 및 런-길이 인코딩형 데이타 압축복원(run-langth encoded data decompression)과 같은 동작이 가능하게 된다.

커맨드 판독 과정은 새로운 돌리팅 동작을 개시하는 데 사용된다. ※리터(72)는 불리터(72)의 정규의 비용성상태를 나타내는 비활성 라셋 상태에서 개시된다. 이 상태로부터, 커맨드 레지스터 기혹이 울리터(72)을 개시하기 위해 실행되며, 통상 이러한 기쪽에 앞서 프로그램 아드레스 레지스터로의 기쪽이 향해진다. 동작 따라마터의 완전한 새트는 자동적으로 증기되는 프로그램 카운트 어드레스로부터 로딩되며, 제어는 커맨드 만독 루포월 벗어나 진행한다. 불리팅 동작이 완료될 때, 새로운 커맨드는 프로그램 카운트 어드레스로부터 판독되며, 이 커맨드가 둘리터(72)을 실행 모드(run mode)에 있게 할 경우, 새로운 따라미터의 새트는 로딩되며, 다운 동작이 개시된다. 그렇지 않을 경우, 물리터(72)는 엄의의 프로세서 개입이 없이 그래픽 커맨드의 긴 시퀀스를 임의로 수행할 수 있게 된다. 이는 프로세서 1/0 기록 사이름이 불리터 매모리 판독에 비해 비교적 느리기 때문에 매우 유용하다.

의부 루프의 정규의 동작은 커앤드 판독 루프로부터 빠져 나오는 순간 개시된다. 그 후, 제 1 파라마터 새록쓸 판독하기 위해 따라마터 판독 후프에 진입되며, 동작 개시전에 내부 카운터가 초기 값으로 로당된 상태로 내부 루프에 진입한다. 그후, 외부 카운터는 감소되며, 제로알 경우, 커맨트 판독 루프로 진입한다. 그후, 래지스터에 기쪽된 소스 이드레스 및 목적지 이드레스중 하나 또는 동다는 스텝 레지스터의 내용으로 갱신될 수 없다. 그후, 파라마터 판독 후프는, 내부 후프로 다시 진입하기 전에, 여러가지 내부 후프 파라마터炎 갱신하기 위해 선택적으로 진입할 수 있다. 두 개의 루프에 의해, 등리터(72)는 2 치원 스크린 구조에서 동작은 계속 수행할 수 있게 되며, 외부 후프 어드래스 레지스타는 다음 라인상의 구조의 시작점으로의 스크린 이드레스 포인터의 이동을 갱신한다. 파라마터 판독 후프는 유연성을 부가하면서, 동시에 스크린 구조 파리마터가 라인 단위로 변경할 수 있게 한다.

불리터(72)는 또한 사이를 타이밍 발생 및 모든 메모리 사이들의 버스 중재를 제어하는 메모리 인터페이스 상 태 머산을 갖는다. 불리터(72)는 불리터 커맨드 시퀀스이 지속되는 동인 CPU(48)로부터 SYSTEM' 버스에 대한 제어를 넘겨 받는다. 이는 전술한 버스 양도 지연(bus handover latency)을 겪게 되나, 불리터(72)가 SYSTEM' 버스를 허여받자 마자, 이 동작이 개시될 것이다.

메모리 인터페이스는 DSP(61) 또는 콤팩트 디스크 판독 채널 중 어느 하니가 SYSTEM' 버스쮼 요구하자 마자.

이들 장치에 SYSTEM' 버스챨 양도할 것이며, 임의의 현재의 메모리 사이콩을 완료하기 위해서만 정지된다.

인터럽트는 물리터 제어 레지스터에서 마스킹되어 있지 않을 경우, 불리터(72)로 하여금 동작을 또한 중지하게할 것이다. 물리터(72)는 인터럽트 라인 자체의 상태총 경송하며, 이쯤 사용하여 동작을 중지시킨다. 인터럽트라인이 이전의 상태※ 재개하는 즉시 동작이 개시된 것인대. 이는 확인 포트(acknowledge port)로의 다인(48) 기쪽이 방생한 해 낯생한다. 이것은 반드시 인터럽트 서비스 후탄의 종료일 필요는 없으며, 따라서 프로그래머는 즉박 그룹(crawl)을 주의해야 하며, 쌀상적으로 서비스 후탄동안 인터립트를 디스에이끌되게 유프라이 한다. 불리터(72)는 인터럽트 라인이 CPU(48)로부터의 개입이 없이 클리아되는 즉시 동작을 재개한다. 물리터(72)는 내부 인터럴트 소스(비디오 인터럽트, 아날로그 입력 인터럽트, 공팩트 디스크 인터럽트)에만 응답한다. 임육의 외부 CPU 인터럴트 소스는 물리터(72)에 임활용 주지 못한다.

矮리터(72)는 많은 동작 모드燈 갖는다. 불리터(72)에 의해 수행되는 가장 간단한 동작은 시스템 메모리(45)의 하나의 봉력을 다른 봉력에 카피하고, 시스템 메모리(45)의 분력에 사전정의된 값을 채워넣는 것이다. 이동 동작은 시스템 메모리(45)의 선형 부분 및 임의의 작사각형 스크란상에서 수행될 수 있다. 목적지 데이타 래지 스터는 변경⊗ 시스템 메모리(45)의 이드레스로서 사용되며, 소스 에드레스 레지스터는 카피 동작일 경우, 카 파 중인 데이타의 어드레스로서 사용된다.

등작이 배모리의 선형 영역상에서 수행될 때, 대부분의 어드래스 제어 비트는 제로로 세트된다. 스템 레지스터는 사용되지 않으며, 유일한 요구 조건은 커피가, DSTGN 및 SSTGN을 적절히 셋팅하는데 있어서, 어드래스를 증가 또는 감소시키면서 어주어지는지 여부를 핀단하는 것이다. 어드래스 레지스터에 배치된 초기 값은 부호비트가 세트되지 않을 경우 등작이 수행되는 영역의 하루이며, 세트질 경우 상부임을 주지해야 한다. 양 경우에 있어서, 판독 또는 기록되는 첫번째 픽셀이 첫번째 이드레스가 될 것이다. 동작의 길이는 내부 카운터에 배치되어, 외부 카운터는 L로 세트된다.

동작이 이루어지고 있는 불력이 매우 를 경우, 내부 루프 및 외부 루프 키운터가 모드 사용되어야 할 수도 있으며, 동작이 이루어지고 있는 픽셀의 수는 내부 및 외부 키운터 값의 곱(product)에 의해 주어진다. 소스 및 목적지 데이터중 하나 또는 모두가 선형 영역이 아니고 직사각형일 때, 내부 후프 카운터는 직사각형목을 포함하고, 외부 후프 카운터는 직사각형목을 포함하고, 외부 후프 카운터는 직사각형 높이浴 포함% 것이다.

적절한 스텝 레지스터는 직사각형 주위의 우축으로부터 다음 라인 상의 좌축으로의 어드레스 증가분으로 세트된다. SRCUP 및 DSTUP 비트는 소스 또는 목적지가 직사각형인지에 따라 세트된다. 픽셀당 8-비트 또는 그 이상의 비트 모드에 있어서, 메모리 채움에는 SRCEN 및 DSTEN는 사용되지 않으며, 비트 SCRCEN은 메모리 카피를위해 새트되어야 한다. 4-비트 픽셀 모드에서, DSTEN은 또한 항상 새트되어야 한다. 대라서 목적지 판독은 다른 픽셀의 훼손을 막기 위해 수행된다. 이 방법을 사용하는 경우는 그렇지 않은 경우 보다 노림용 주지해야 한다.

물리터(72)는 잘 알려진 디지털 처동 분석기(00A) 알고리즘에 따라 라인을 그린다. 주어진 라인에 대해, X 어디에스 또는 Y 어디에스중 하나는 각 픽셀에 그려질 때 마다 항상 증가하는데 비해, 다른 하나는 작용한 산호조건이 충족될 경우 또한 증가되는 것이 이 알고리즘의 기본이다. 불리터(72)에 의해 사용되는 알고리즘은, 소 전의 축절값(a working value)으로부터 dx 혹은 dy중 보다 직은 값을 감산하고 언더派로우기 발생할 경우에는 dx 혹은 dy중 보다 큰 값을 다시 더해주는 발식으로 조건부 증가% 유병하는 연산 조건용 속정한다. 이 알고리즘은 실질적으로 나눗셈 연산을 이용하여 그레다인트※ 계산한다 가호 "dx"는 그 라인이 대용하는 X 축 방향의 거리를 취하고, X1 및 X2기 X 축상의 2 점인 경우 |(X1-X2)|로 주어지며, 수적 비(bar) 표시는 이동차의 크기 또는 혈대값을 의미한다. 따라서, 라인이 (X1, Y1)에서 (X2, Y2)로 그려질 경우, dx=|(X1-X2)|및 dy=|(Y1-Y2)|기 된다. 이용로부터, (위에서 "델터 1"로 지원되는) 01은 dx 및 dy중 보다 큰 값으로 주이지며, (위에서 "델타 2"로 지원되는) 02는 dx 및 dy중 보다 근 값으로 주이지며, (위에서 "델타 2"로 지원되는) 02는 dx 및 dy중 보다 근 값으로 주이지며, (위에서 "델타 2"로 지원되는) 02는 dx 및 dy중 보다 구입하는 각각의 픽셀에 대해, 02는 초기에 01/2로 세트된 직업값으로부터 감산되며, (인더품로우를 가리키는) 그 감산 결과의 부호는 스크린 어디에스 정신의 조건부 부분에 대한 연산 조건이다. 이 언더플로우기 발생된 경우, 01의 현래값은 작업값에 재가산된다. dx 대 dy의 바는 이라한 언단종로우 및 재가산이 발생하는 번도를 나타낼 것이다. 이를 사이의 비는 물은 라인의 그레다인트이다.

리안 드로우종 생성하는데 시용되는 값은 이하의 같은 불리터 커맨드네에 세트되는데, 즉 리인의 시작점은 목 적지 아드래스이고, D1은 소스 이드레스 레지스터의 비트 10 내지 19에 배치되며, D1/2는 비트 0 내지 9에 배치된다. 라인의 양결점이 그려져야 될 경우, D1에 1종 더한 값이 사용되어야 하지만, D1은 또한 내부 카운 터 값이 된다. D2는 목적지 스텝 레지스터에 배치된다. dx가 dy보다 골 경우, YFRAC 플래그는 세트되며, 그 렇지 않을 경우 클리어된다. SSIGN은 X-어드레스 갱신의 부호縣 제공하며, DSIGN은 Y-어드레스 갱신의 부호 풀 제공한다.

라인용 그리는 동안, 어드레스 섹션내의 모든 레지스터는 라인 어드레스를 계산하는데 할애되며, 따라서 둘리 터는 라인용 그리는 때 데이타용 소청의 장소로 부터 이동시킬 수 없다. 따라서, 라인 어드레스에 기목된 데이 타는 패턴 데이타에 의해 직접 주어지거나 또는 눈리 기능 유닛에 따라 패턴 레지스터 및 이미 거기에 존재하는 데이터의 조합에 의해 주어진다. 즉, SRCEN은 세트되지 않아야 하며, 그렇지 않을 경우 불리터는 이마 캔 덤 데이타용 생성할 것이다. 라인용 그리는 동안, 내부 카모터는 라인의 길이로 세트되며, 외부 카운터는 1로 세트된다. 픽설당 8 또는 그 이상의 버트 모드에서, 판독-변경-겨혹 동작을 위해 사용되지 않을 경우, DSTEN 은 세트일 필요기 없다. 픽셀당 4-비트 모드에서, DSTEN은 목적지 판독이 다른 픽셀을 해손시키지 않으면서 실행되도록 항상 세트된다.

불리타(72)는 또한 단일 동작으로 스크린심에 문자를 배인팅하는 능력을 갖는다. 방리타(72)에 관한 한, 한 문지 페인팅은 푹이 최고 8 곡성이고 높이가 읽으의 값인 작사각형 영역을 패인팅한다. 이 영역내의 픽실은 비 트 패턴에 따라 기꼭되거나, 변경되지 않고 남게 된다. 이 모드는 문자 페인팅으로 제한되지 않으나, 저장된 임의의 그래픽을 모노크롬 비트 플레인으로서 확장시키는데 또한 사용될 수 있다.

문자 테인팅 동안, 소스 레지스터는 통상적으로 폰트(font)의 일부인 비트 패턴을 여드레상하는데, 여기서 각각의 바이트는 그 문자의 하나의 행(row)에 대응한다. 따라서, 불리터 폰트는 폭이 최고 8 픽셀어지만, 더 넓은 폰트가 사용될 수 있으며, 이 경우에는 문자품 메인팅하기 위해 1 이상의 불리터 메인트 동작을 요구할 것이다. 문자 페인팅은 근본적으로 사스템 메모리(45)에 위치한 문지 폰트로부터 목적지 여드레스로의 불력 이동이다.

데이타는 최하위 비트내에서 가장 좌측의 찍실에 대응하는 비트 및 가장 낮은 어드레스에서의 문자의 최상부에 따라 성혈된다. 데이타기 8 찍실 폭보다 작용 경우, 폰트 데이타의 최하위 비트는 사용되지 않는다.

목적자 어드레스 레지스터는 문자기 페인팅될 스크란의 소점 영역을 어드레심하는 데 사용된다. 통상적으로, 이 영역은 이전의 불리터 동작에 의해 필요한 배경 칼라로 불리어되었다. 목적지 어드레스는 문자의 상부 자혹 코너로 초기화된다. 페인팅될 문자는 작사각형이며, 따라서, 목적지 어드레스는 이에 따라 프로그래밍된다. 내 부 카운터는 문자 목으로 전송되며, 외부 카운터는 문자 높이로 전송된다. 목적지 스텝 레지스터는 문지 목보 다 작은 스크린 목으로 세트된다. DSTUP 비트는 목적지 어드레스가 내부 주프를 통해 패스를 사이에서 갱신될 수 있게 하는 데 사용된다.

내부 쭈프 제어 비트 OSTEN 및 SRCENF는 세트되며, 문자 패인팅은 SRCENF의 존재에 대한 이유이다. 이에 의해, 각 행에 대한 폰트 바이트는 단지 한번 판독 된 수 있다. 비교기는 픽셀의 패인팅을 제어하는 대사용되며, 따라서 바이트 확진 메카니즘에 대한 비트를 인해이불 시키기 위해, CMP81T 제어 비트가 세트된다.

배인팅될 릴라는 패턴으로서 세트되며, 이는 중상적으로 패턴 데이타 레지스터내에 유지될 것이다. 4-비트 픽 셀 모드에서, OSTEN은 세트될 것이고, 목적지 데이타 레지스터는 판독 값을 유지해서, 바이트의 다른 반이 방 해받지 않고서 다시 기쪽될 수 있도쪽 해준다. 진술한 바와 같이, 소스 데이타 레지스터는 돈트 패턴을 유지한다.

물리터 순한 및 스케일링 모드는 세이딩(shading) ALU을 사용하나, 3 개의 DDA-기반 데이터 값을 생성하는 대신에, 이는 2 개의 DDA-기반 이드레스 값, 즉 X 및 Y 을 생성한다. 동상적으로, 이를 값은 입의의 각 및 레이트(rate)에서 소스 데이터 필드를 가로지르는 데 사용되어서, 역적지 데이타가 이동의 스케일링되고/되거 나 순환된 버전에 대응하게 된다.

레드 값 발생기는 X 값을 재공하며, 그런 값 발생기는 Y 값을 제공한다. 불우 값 발생기는 사용되지 않으며, 명백히 제이당은 이 모드와 함께 사용된 수 없다. 순환이 제이당보다 더 높은 정확도를 요구한 때, 4 개의 이 분의 정수 비트기 X 및 Y 값에 가산된다. 이들은 순환 래지스터에서 0 및 1로 설정된다. 모든 측정은 10 포인 트 비트 정확도로 수행된다.

세이당함에 따라, 각 픽셀이 내부 루프에 그려진 후에, 델타 값은 X 및 Y 에 가신된다. 스템 값은 외부 루프 내에 가산되며, SRCUP 및 OSTUP 플래그는 이들이 가산되기 위해 설정되어야 한다. 델타 및 스템 값은 포지타 보 또는 네가티보이며, 세이딩 모드에서와는 달리, 가산 또는 포화(saturation)가 발생되지 않는다.

동상적으로, 순환 및 스케일링은, 직사각형 목적자상에 통상적인 래스터 스캔을 수행하기 위해 목적지 어드레 스 포인터을 세트시키므로서 수행되며, 소스 포인터는 적절한 그래디인트 및 레이트로 소스 데이타 위출 가로 지른다. 이는 목적지 데이타가 연속적이며, 불필요한 물리트(불라티 동작)는 요구되지 않게 한다. 목표 염역이 직사각형이 아닐 경우, 소스 데이타는 적절한 후명한 칼라로 ‰러싸여야 한다.

용리터 커맨드는 메모리내의 데이터의 테이블로서 주어진다. 용리터(72)는 레지스터에 테이블의 내용을 로당시 키며, 목정 등작을 수행한다. 물리터(72)는 커맨드 레지스터에 STOP 인스트릭션이 판독할 때까지 연속적인 커 맨드 새트왕 수신할 것이다.

물리터 프로그램 어드레스는 커맨드 워드가 송출되기 전에 설정되어야 한다. 불리터 프로그램 어드레스는 동시 에 전체 24-버트 어드레스를 형성하는 프로그램 어둡레스 레지스터에 의해 주어진다. 프로그램은 워드 경계상 에 있어야 한다.

물리터 커텐드 데이타의 전체 대이불은 커맨드 워드로 시작된다. 그러나, 시퀀스에서의 제 1 불리터 커멘드은, 다이(48)의 1/0 사이물에 의해 커맨드 레지스터로 기족되는 커맨드 워드를 가지며, 따라서 불리터 커맨드는 제 2 워드로부터 커맨드 데이터를 판독하는 것부터 시작한다. 미찬가지로, 마지막 불리터 커맨드는 단지 실행 비 트 클리어를 갖는 커맨드 워드로 구성되는 것만을 끊으로 한다.

불리터 커맨드는 다수의 커맨드 비트 및 제어 비트, 24-비트 소스 어드레스, 24-비트 목적지 어드레스, 10-비트 외부 가운트 값, 10-비트 내부 카운트 값, 12-비트 부호화된 소스 스템, 12-비트 부호화된 목적지 스템, 15-비트 패턴 값의 형태품 취한다. SHADE 비트가 세트된 경우, 9 개의 부가적인 워드, 즉 레드, 그린, 분투 조기화 값(6 경수 비트 및 10 소수 비트), 레드, 그린, 분투 달타 값(동일), 레드, 그린 및 봉투 스템 값(동일)이 인송된다.

커맨드 비트는 이하와 같다. RUN 비트※ 셋텀시키므로써, 물리터(72)가 동작을 개시하게 된다. 이는 1/0 포트로서 커맨드 래지스터에 기족할 때 뚫리터(72)로 하여금 커맨드를 판독하도록 개시시키는데 사용된다. 불리터(72)가 커맨트 판독의 일부로서 RUN 비트가 클리어된 커맨드를 포당할 경우, 동작은 중지한다. COLST 비트을 셋팅시키므로써, 충돌(기록 금지)이 이형날 경우 동작이 중지된다. 이 시점으로부터, 인쇄 동작은 CPU(48)에 의해 재개되거나. 취소될 수 있으며, 여러가지 내부 래지스터가 판독할 수 있다. PARRID 비트를 셋팅시키는 것은, 청리터(72)가 프로그램 카운터 어드레스로부터 새로운 파리미터 새트를 판독할 것을 요구하며, 매시간 내부 주프로부터 빠져나오며, 외부 루프는 제로에 도달하지 않는다. SRCIP 비트를 셋텀시키는 것은, 외부 키운트가 제로에 도달하지 않았을 경우, 스템 레지스터의 내용이 내부 루프로부터 빠져나오는 순간 소스 어드레스에 기산될 것이 요구된다. SRCIP 비트를 셋팅시키는 것은, 외부 키운트가 제로에 도달하지 않았을 경우, 스템 레지스터의 내용이 내부 루프로부터 빠져나오는 순간 목적지 어드레스에 기산될 것이 요구된다. SRCEN 비트를 셋팅시키므로써, 내부 루프에서 소스 어드레스 판독이 가능하게 된다. 이는 또한 소스 어드레스 랜드에스 판독이 가능하게 된다. 이는 목적지 기록 사이콜의 부분으로서 중가되는 목적지 어드레스 레지스터에 영향을 주지 않는다. SRCENF 비트를 셋팅시키므로써, 내부 루프가 처음에 진입될 때 소스 어드레스기 판독되지만, 순차적으로 진입되지 않는다. 전술한 바와 같이, 이는 SRCEN의 독병한 경우이며, 문자 패인트 모드와 관련된다. SRCENF 비트를 셋팅시키므로써, 내부 무프가 처음에 진입될 때 소스 어드레스기 판독되지만, 순차적으로 진입되지 않는다. 전술한 바와 같이, 이는 SRCEN의 독병한 경우이며, 문자 패인트 모드와 관련된다. SRCENF는 SRCENF이 세트될 경우, 호력을 발생하지 않는다. 무성한 바와 같이, 32-비트는 오직 32-비트 시스템에서의 데이터 이동만을 위한 것이다. 2-비트 웨티카리와 웨티카리은 바와 같이, 32-비트는 오직 32-비트 시스템에서의 데이터 이동만을 위한 것이다. 2-비트 웨티카리와 웨티카리은 바와 같이, 32-비트스 등록 211(72)는 라인 그리기 모드에 진입하게 된다. 이 모드는, 판독 및 기목 모두에 사용할 수 있는 리안으로우 이드레스를 발생하지 보다. 이는 모음 소스와 목적지 어드레스 레지스터 모두을 사용한다. YFRAC 비트 등에 설심시키므로써, 등리터(72)에 제 보기도록 소스와 목적지 어드레스 레지스터 모두를 사용한다. YFRAC 비트 등에 있는지 카드로부 이트레스를 발생하지 된다. 이는 Y 43-18

이드레스가 비용적으로 증가된 때, 새트윈다. PATSEL 비트용 셋팅시키므로써, 소스 데이타 레지스타가 논리 기능 유닛으로의 소스 입력으로 대체되도쪽 패턴 데이터 레지스터가 선택된다. 이 비트는, 소스 데이타 레지스터가 폰트(font) 데이터를 포함하고, 패턴 데이타 레지스터가 잉크(ink) 칼리를 포함한 경우, 문자 패언당과 관련된다. 세이드 비트를 셋팅시키므로써, 기록 데이타로서 세이딩 ALU로부터의 출력이 가능하게 된다. 이 비트는 8~ 및 16-비트 픽셀에서만 유효하다.

몰리터(72)는 제어 비트의 여러가지 유형, 즉 소스 제어 비트, 목적지 제어 비트, 논리 기능 유닛 제어 비트, 비교기 제어 비트을 갖는다. 통리터(72)는 여러가지 소스 제어 비트을 갖는다. SWRAP 비트戀 셋팅시키므로써, 메모리※ 중해 선형적으로 실행되는 것과 성반되게. 소스 어드레스 정신이 프로그램가능한 경계상에서 법팅된다. 비트 SWRAPO와 SWRAP1은 각각 64K, 126K, 256K, 512K 스크란에 대응하는 0 내지 3으로 소스 어드레스 포인터가 수직으로 램핑되도록 하는 SWRAP 함수의 사이즈를 제어한다. SRCCMP 비트※ 셋팅시키므로써, 소스 데이터 레지스터가 비교기로 입력되는 소스로서 선택된다. SRCCMP 비트가 클리어털 경우, 패턴 데이타 레지스터가 사용된다. SL WRAP 레지스터를 셋팅함에 의해, 소스 포인터가 내부 무프 갱신에 대한 라인 꼭내에 랩핑되게 한다. SSIGN 비트를 셋팅시키므로써, 소스 어드레스를 갱신할 때 사용되는 부호가 세트된다. 부호※ 셋탕시키므로써, 소스 어드레스를 갱신할 때 사용되는 부호가 세트된다. 부호※ 셋탕시키므로써, 소스 어드레스가 증가하는 대신 감소된다. 이 비트는 라인-드로잉에서 X가 네가타브가 되도록한다.

용리터(72)는 또한 여러기지 목적지 재이 비트을 갖는다. DWRAP 비트용 셋팅시기므로써, 메모리칭 등해 선형 적으로 실행되는 것과 달리, 목적지 어드레스 갱신이 프로그램기능한 경계상에서 랩씬된다. 비트 DWRAPO 및 DWRAP1은 각각 64k, 128k, 256k, 512k 스크린에 대통하는 0 내지 3으로 소스 어드레스 포인터기 수직으로 캠핑되도쪽 하는 DWRAP 함수의 사이즈을 제어한다. DSTCMP 비트용 셋팅시키므로써, 소스 데이타 래지스터가 비교기로 압력되는 소스로서 선택한다. DSTCMP 비트가 물리어될 경우, 패턴 데이터 래지스터가 사용된다. DLWRAP 레지스터볼 셋팅함에 의해, 소스 포인터는 내부 무프 갱신을 위한 라인 폭내에 랩핑되게 된다. DSIGN 비트용 셋팅시키므로써, 소스 이드레스를 갱신할 때 사용되는 부호기 새트된다. 부호을 셋팅시키므로써, 소스 어드레스가 증기하는 대신 감소된다. 이 비트는 리인-드로임에서 Y를 네가타보기 되도록 한다.

불리터(72)는 또한 논리 기능 유닛 제어 비트® 갖는다. 논리 기능 유닛(LFU)은 목적지 기쪽 서이군에 기쪽되는 데이터용 제어한다. LFU는 소스 및 목적지 데이터의 임의의 논리 조합을 허용한다. 이는 만큼중 하나를 선택하는 LFUO 에서 LFU3까지의 LFU 비트 각각에 의해 당성되며, 그 출력은 선택된 팀의 논리 어떤 의해 주어진다. 0 값은 MOT 소스 및 NOT 목적지에 대응하고, I은 MOT 소스 및 목적지에 대응하고, 2는 소스 및 NOT 목적지에 대응하고, 1은 MOT 소스 및 목적지에 대응하고, 2는 소스 및 NOT 목적지에 대응하며, 3은 소스 및 목적지에 대응한다. 따라서, 16 가지의 가능성이 존재한다.

용리터(72)는 또한 여러 가지 비교기 제어 비트% 갖는다. CMPPLN을 셋팅 시키므로써 플래인 모드가 인에이불되며, 플래인 모드에서는 전체 픽셀이 아닌 플레인 번호 비트 상에서 비교기 가능이 동작한다. CMPEO 비트월 셋팅시키므로써, 플래인 모드에서 목적지 픽셀의 우선순위가 소스 픽셀의 플레인 우선순위와 동일하기나, 플래인 모드가 아닐 경우라고 전체 픽셀이 동일할 때, 비교기가 내부 후프 기록을 금지시키게 된다. CMPME 비트월 셋팅시키므로써, 플레인 모드에서 목적지 픽셀의 우선순위가 소스 픽셀의 플레인 우선순위와 동일하지 않거나, 플레인 모드가 아닐 경우라고 전체 픽셀이 동일하지 않음 때, 비교기가 내부 후프 기록을 금지시키게 된다. CMPGT 비트를 셋팅시키므로써, 플레인 모드에서만 동작하게 되어, 목적지 픽셀의 플레인 우선순위가 소스 픽셀의 플레인 우선순위보다 클 경우, 비교기가 기목을 금지시키게 된다. CMPGT를 셋팅시키므로써, 비트에서 바이트로의 확장 방안이 제공된다. 이는, 내부 카운터를 사용하여 소스 데이터 레지스터의 비트를 선택하고, 선택된 비트기 제로일 경우 금지※ 발생시키므로써, 비교기가 금지를 발생시키게 된다. 내부 카운터에서 비트 0을 선택하므로써 8이 선택되며, 비트 1을 선택하며 7이 선택되고, 비트 2을 선택하면 6이 선택되는 등과 같이된다.

프로그램 어드레스 레지스터는 물리팅 동작 커맨드의 소스% 지시한다. 데이터는 메모리를 통해 위쪽 방향으로 순차적으로 이로부터 판독된다. 이는 항상 짝수이이야 한다(즉, 물리터 동작은 워드 경계상에 있어야 한다). 레지스터 0는 어드레스 비트 0 내지 15에 대용하며, 레지스터 1은 어드레스 비트 16 내지 23 및 비트 0 내지 7에 대용한다.

전송한 물리터 래지스터중 일부는 CPU(48)의 1/0 공간에서 가시적이다. 또한, 몇몇 불리터 상태 및 제이 버튼는 CPU(48)로 액세스가 가능하다. 전송한 바와 값이, 불리터(72)는 7 워드-푹 핀독 레지스터 및 4 워드-푹 기폭 레지스터용 갖는다. 가족 레지스터에서 사용되지 않은 의의의 버트는 0으로 가족되어야 한다. 1/0 레지스터는 1/0 이드레스 40서로부터 사작하는 것으로 인식된다. 이동 래지스터는 또한 메모리 앱에서 이용가능하며, 주로 0SP(61)는 1/0로서 동일 오프셋에서, 그러나 베이스 어드레스 Fi040에(즉, 매모리 어드레스를 얻기 위한 감신 40배 및 기신 F1040에)에서 총발하는 레지스터 등을 액세스함 수 있게 된다. 제 1 불리터 목적지 레지스터는 목적지 어드레스 레지스터의 버트 16 내지 23에 대응한다. 제 2 불리터 목적지 레지스터의 버트 0 내지 7은 목적지 어드레스 레지스터의 버트 16 내지 23에 대응한다. 제 2 불리터 목적지 레지스터의 버트 15는 목적지 이드레스의 레지스터의 버트 16 내지 23에 대응한다. 제 1 불리터 소스 레지스터의 버트 16 대지 23에 대응한다. 제 1 불리터 소스 레지스터의 너트 15는 조시 이드레스의 레지스터의 서로 15에 대용한다. 제 2 불리터 소스 레지스터의 버트 16 내지 23에 대용한다. 제 2 불리터 소스 레지스터의 버트 16 내지 23에 대용한다. 보이는 10 대자 1분 보이는 12 분에 대용한다. 불리터 상태 정보를 제공한다. 비를 18 나지 29 보기 가운터의 비트 0 내지 9는 나무 가운터의 비트 16 내지 23에 대용한다. 불리터 소스 레지스터의 버트 15는 소스 어드레스 레지스터의 버트 16 내지 23에 대용한다. 불리터 상태 정보를 제공한다. 비트 0은 비교가 플레인 우선순위의 "보다 큰(greater than)" 조건이 만족함을 나타낸다. 버트 18 배교가 플레인 우선순위의 "동일하지 않음(not equal)" 조건이 만족함을 나타낸다. 버트 3은 배교가 목례의 "동일(equal)" 조건이 만족함을 나타낸다. 버트 3은 배교가 목례의 "동일(equal)" 조건이 만족함을 나타낸다. 버트 3은 배교가 목례의 "동일(equal)" 조건이 만족함을 나타낸다. 버트 3는 배교가 목례의 "동일(equal)" 조건이 만족함을 나타낸다. 버트 3은 배교가 목례의 "동일(equal)" 조건이 만족함을 나타낸다. 먼트 3은 배교가 목계인 "우선순위의 "동일하지 않음(not equal)" 조건이 만족함을 나타낸다. 변드 5는 배교가 버트 대 픽셀 조건이 만족함을 나타낸다. 변드 18 바교가 보다를 가는 등의 전체 등의 기계 등과 기계

물리터 재어 래지스터는 3 개의 비트》 갖는데, 인터럼트 정지 마스크인 비트 0은 세트윌 때 불리터의 비스 재 43-19 이 유닛으로부터 인터립트쨜 미스킹하며, 이 결과 불리티는 인터립트가 발생될 때 중지하지 않게 된다. 비트 1은, 종률 후, 불리터가 등직을 재개하도쪽 하며, 충돌이 검출된 후 붕리터를 재개시키는데 사용된다. 충동은 COLST 비트가 세트월 때 검충됨을 상가해야 한다. 불리터는 중지된 동작을 재개할 것이다. 물리터가 충돌 경지 상태에 있을 동안 다른 것중 COLST 비트가 변화될 수 있도록, 풍리터 커맨드 레지스터를 다시 프로그래밍 하는 것이 가능하며, 비트 2는 충돌후에 불리터를 경지 상태로 리셋시키며, 충돌 경지가 발생했을 때 물리터가 수행했던 동작을 취소시키는데 사용됨을 주지해야 한다. 불리터 충돌 경지가 발생된 후, 재개시 또는 리셋이 불리터로 숭출되어야 함을 주지해야 한다. 봉리터(72)는 또한 3 개의 순환 레지스터를 갖는다. 비트 0 내지 3은 X 아드레스의 경수 부분의 상위 4 비트에 대용하며, 10-비트 값의 하위 6 비트는 레드 값의 경수부분이다. 비트 4 내지 7은 X 증가의 경수 부분의 상위 4 비트이며, 10-비트 값의 하위 6 비트는 레드 경수 값의 경수 부분이다. 비트 8 내지 11은 X 스템의 점수 부분의 상위 4 비트에 대용하며, 10-비트 값의 하위 6 비트는 레드 경수 값의 경수 부분이다. 비트 8 내지 11은 X 스템의 점수 부분이다. 비트 4 내지 7은 X 증가의 경수부분이다. 비트 10 내지 19은 X 이트레스의 경수부분이다. 비트 8 내지 11은 X 스템의 점수부분이다. 비트 4 내지 7은 X 증가의 경수부분이다. 비트 10 대통하며, 10-비트 값의 하위 6 비트는 그런 경수 값의 경수부분이다. 비트 8 내지 11은 X 스템의 점수부분이다. 비트 8 내지 11은 X 스템의 점수부분이다. 비트 8 내지 11은 X 스템의 점수부분이다. 비트 10 대지 10-비트 값의 하위 6 비트는 그런 경수 값의 경수부분이다. 비트 12 댓글시키므로써, 순환 어트레스가 소스 어트레스를 대체하게된다. 비트 12 댓글시키므로써, 생이되모로써, 소환 어트레스의 상위비트에 대용한다. 05P(61) 오디오 코프로세서의 고드로 사용되기, 순환 모드을 새로시킨다. 비트 10 대지 15는 순환 이드레스의 상위비트에 대용한다.

OSP(61) 오디오 고프로세서는 고성능 뮤직 합성기품 실행시키기에 충분한 전력을 갖는 범용 연산 고프로세서이다. 동기 직접 충격은 16 비트 정밀도질 갖는 스테레오 오디오 신호의 발생을 위해 제공되며, 종상적으로 콤팩트 디스크 기법과 통상적으로 관련된 사운도 응질을 제공한다. DSP(61)는 호스트 CPU(48)로부터 마이크로프로 그램가능하며, 인스트렉션 세트는 "뮤직 합성기"의 기능과 상당히 상이한 많은 다른 기능을 채우기 위해 사용자가 잠치를 프로그레임할 수 있도록 충분한 둘렉서분하다. 이러한 애플리케이션은 알고려즘 스피치 발생, 고속 뮤리에(Fourier) 변환 기법을 사용하는 오디오 분석, 3-차원 그래픽 순환을 포함할 수 있다. DSP(61)는 최대의 데이타 산중을 위해 하바드(Havard) 이키텍처(분리 프로그램 및 데이터 버스)를 사용한다. DSP(61)는 연산 논리 유닛(ALU)을 갖는다.

ALU는 기산, 감산, 논리 기능 뿐만 이나라 곱셈/누산용 행하는 하드웨어 16~비트×16-비트 하드웨어의 확장을 갖는다. 또한, 탁(tick)당 하나의 몫 비트를 발생하는 적절 분할 유닛이 있다. 가산기/감산기로부터의 개리 (carry) 비트는 분리 래치에 저장되며, 다수의 정말 연산 동작을 위해 케리쏠 전송하는데 사용될 수 있거나, 조건부의 인스트럭션에 사용될 수 있다. 모든 인스트럭션은 이 비트의 새로 여부에 따라 종속적일 수 있다. 승 산기/누산기내의 내부 트렌잭션을 제외한 장치내의 데이타 전송은 모두 16 비트 쪽이다.

OSP(61)는 주로 사운드 합성을 위한 매우 간단하며, 매우 빠른 프로세서이다. 또한 권술한 바와 길은 다른 정 퓨터 작업을 수행할 수 있다. OSP(61)는 한 프로세서 사이렇에 모든 인스트럭션을 수행하며, 이동 인스트럭션 은 시스템 용력 속도(전형적으로 20 내지 33 메가해르쯔)로 실행된다. 사운드 합성 동안, DSP(61)는 오디오 디지팅-아닐로그 컨버터(DAC) 인터페이스내의 타이머에 의해 제어되는 타이밍을 갖는다. 이를 DAC는 더용-버 피랑되며, DAC 기록이 오비중로우를 유발할 경우, 버피가 별 때까지 동작이 중지된다. 샘플 속도로 소프트웨이 가 무프를 살행하고, 평균 루프 타임이 샘플 주기보다 짧은 한, 의사 루프(eccasional loop)가 두 배까지 될 수 있다. 루프는 프로그램 RAM에 공급되는 것보다 많은 인스트럭션을 포함할 수 있기 때문에, DSP(61)는 코드 의 동일 부분이 여러 개의 음성으로 동작할 수 있게 하는 인엑스형 어드레싱 모드를 갖는다.

DSP(61)는 하바드 이키텍처 장치이며, 따라서 프로그램 RAM 및 데이타 RAM은 분리되며, 사이골은 동원 시간에 RAM 불력 둘다에서 발생한다. 1-사이를 파이프 라인이 사용되며, 따라서 각 클릭 사이를 동안 두 개의 이벤트, 즉 인스트럭션이 인충되고, 이전의 인스트럭션과 연관된 데이타 전이기 발생된다. 이는 점포 이후의 인스트럭션이 실행되는 목이한 효과를 갖는다. DSP(61)는 전형적인 ALU 및 승신/부산 ALU의 무개의 연산 논리 유닛(ALU, 도시되지 않음)를 기지며, X 오퍼랜드 레지스터, 제 2 오퍼랜드 레지스터, ALU로부터의 결과를 포함하는 AZ 레지스터, 승산/기산 레지스터로부터의 결과를 포함하는 MZ 레지스터와 같은 여리 개의 레지스터을 갖는다. DSP(61)는 또한 DMA 채널 및 분할기를 갖는다.

DSP(61)의 동작은 매우 간단하다. 인스트럭션의 실행의 첫 번째 턱에서, 연신 코드(opcode)는 프로그램 RAM 으로부터 인스트럭션 디코더로 판독된다. 두번째 턱에서, 다음 인스트럭션이 프로그램 RAM으로부터 판독되는 동안, 첫 번째 인스트럭션에 따라, 대이타 건송이 시스템 메모리(45)로부터 래지스터로, 또는 래지스터로부터 시스템 메모리(45)로 수행된다.

USP(61)내의 ALU는 텍시스 인스트무먼트사(Texas Instruments)의 74181과 동일 기능을 갖는 16-비트 연산 논리 유닛이며, 이는 본 기술 분야에 잘 알려져 있다. 동상적인 연산 동작은 인스트럭션으로 인코딩되며, 동상 적이지 않은 인스트럭션은 범용 연산 인스트럭션(GAI)을 갖는 ALU 모드 비트플 직접 설정하므로써 수행될 수 있다.

OSP(61)는 32 비트 결과용 재공하기 위해 16×16 부호화/비부호화 승산을 수행하기 위한 제 2 MLU인 승산기/ 누산기출 또한 갖는다. 이외에도, 승산의 출락이 이건의 결과에 가산된 경우, 이는 승산/누산 동작을 또한 수 행할 수 있다. 결과는 오버즐로우를 허용하기 위해 36 비트로 누산된다. 승산기 동작은, 승산 인스트럭션이 하 나의 탁내로 완료한다 해도, 실진적으로 2 개의 탁을 취한다. 이는 승산 또는 승산 누산에 추속하는 인스트럭션이 MZ 레지스터 또는 X 레지스터를 포함하지 않음을 의미한다.

OSP(61)는 또한 세산기를 갖는다. 재산 유닛은 내부 OSP(61) 공간내의 레지스터의 세트로서 나타난다. 이는 16- 또는 32-비트 오퍼랜드상의 비부호 제산이 가능하며, 몫과 나미지를 제공한다.

OSP(61)는 또한 DMA 채널을 갖는다. DMA 채널은 OSP(61) 데이타 메모리 공간내의 레지스티 새트로서 나타난다. 이동은 두 개의 어드레스 레지스티 및 데이타 레지스티이다. 어드레스를 두 개의 어드레스 레지스티중 제 1 레지스티에 기찍하므로써 DMA 전송이 개시된다. DMA 전송은 더 이상의 DMA설 수행하기 전에 경과될 수 있어 이만 하는 대기시간 주기를 갖는다. DMA 상태 머신은 SYSTEM'비스를 요구하여야 하는 책임이 있으며, SYSTEM'버스기 허여될 때, 전송을 수행하고, 그 이후에 SYSTEM'버스을 해제한다.

이와 달라, 워드는 蓬드 버트가 세트된 상태에서 두 개의 어드래스 레지스터 중 재 2의 레지스터로 기속될 수 있다. 이는 SYSTEM' 버스욯 요구함 것이며, 용드 버트기 콜리어될 때까지 이용 보유한 것이다. 이리한 DMA 전송은 연속적인 다중 전송을 수행할 때 효과적이나, DSP(61) 프로그램은 SYSTEM' 버스가 허어 때을 결정 할 수 없기 때문에 단일 전송에 대해서는 일반적으로 효과적이지 않으며, 따라서 가능한 최대 대기 시간을 기 다려야 한다. DSP(61) 메모리는 DSP의 내부 데이타 어드레스 베이스 및 호스트 어드레스 베이스내에서 모두

OSP(61)는 관련 OSP 메모리(76) 잘 갖는다. OSP 메모리(76)는 프로그램 RAM, 데이터 RAM, 레지스터/상수 테이블, 사인(sins) ROM(모두 도시되지 않음)을 포함한다. 일반적으로, OSP 메모리(76)는 사스템 메모리(45)의 어드레스 공간뿐만 아니라 OSP의 내부 어드레스 공간에서도 액세스가능하다. OSP 프로그램 RAM은 512 개의 18-비트 워드이다. 이용 로케어션은 CPU(48)에 악해서만 기욕될 수 있으며, OSP(61)에 있어서는 프로그램 판독-전용이다. 프로그램 RAM은 OSP 내부 어드레스 공간에서 나타나지 않는다. 프로그램 RAM은 OSP(61)가 실행 중일 때 호스트가 액세스할 수 없다. 리 OSP 인스트럭션은 7-비트 연산코드 및 11-비트 어드레스 벡터를 갖는다. (송선 또는 송산/누산 중작을 제외하고) 모든 마이크로코드화된 인스트럭션은 185 나노세컨드 (nanosecond) 사이콜에서 중료된다. 모든 언스트럭션은 사스템 때모리(45) 대 레지스터 전송 또는 레지스터 데 레지스터 전송에며, 수치의 직접적인 전송은 허용되지 않는다. 따라서, 주어진 인스트럭션에 대해 상수가요구된 경우, 이는 상수 테이불에서 사용할 수 없고, 소청의 데이터 RAM 로케어션이 그 값에 활당되어야한다. OSP(61)는 또한 조건부 인스트럭션 및 인덱스형 어드레싱을 허용한다. 인스트럭션 코드의 비트 12가 새트릴 경우, 인스트럭션은 AU의 케리 비트가 또한 세트월 경우에만 실행된다. 원스트럭션 코드의 비트 12가 새트릴 경우, 인스트럭션 코드에서 비트 11이 세트될 경우, 인스트럭션 코드에서 의 무비트 이미에스 벡터는 인스트럭션에 약해 중작되고 있는 어드레스 및 데이터 메모리를 제공하기 위해 인덱스 레지스터에서의 무비를 값에 가산된다. 추가 2 비트는 그 값을 추가 비트 데지스터로 로딩시킨 후 워드를 바람직한 로케이션에 기록하므로써 프로그래밍된다. OSP(61)는 관련 OSP 메모리(76)짤 갖는다. OSP 메모리(76)는 프로그램 RAM, 데이터 RAM, 레지스터/상수 테 트 레지스터로 로당시킨 후 워드를 바람직한 로케이션에 기욕하므로써 프로그래밍된다.

OSP(61)는 데이타를 예모리와 레지스터 사이로 이동시키는 많은 이동 커맨드® 갖는다. 가신, 김산, 논리곱, 논리합, 캐리부 가산(adding with carry), NOP, 전송한 GAI. OSP 메모리(76)로 하여금 CPU(48)에 의해 액 새스되게 하는 INTRUDE 커맨드셀 포함하여 그 밖의 다른 여러가지 커맨드가 이용가능하다.

사인 ROM은 256 개의 16 비트 워드이며, 전체 사인 피형의 2의 보수 사인 값을 포함한다.

데이타 RAM은 512 개의 16-비트 워드이다.

데이타 DSP(61) 또는 호스트 CPU(48)의 제어하에 CPU(48) 및 DSP(61) 사이에 전송된 수 있다.

DMA 전송 메카니줌은 SYSTEM' 버스심의 버스 마스터가 되어, 시스템 메모리(45)% 액세스하는 DSP(61)에 기 조한다. OSP(61)는 가장 높은 우선순위할 갖는 비스 마스터중 하나이며, 따라서 현재의 비스 미스터가 SYSTEM 버스용 포기할 수 있는 즉시 현재의 버스 마스터에 의해 SYSTEM 버스용 하여받을 수 있다. SYSTEM 버스를 포기하는 취익의 경우는 CPU(48)가 버스 마스터일 경우의 실행이며, 그 이유는 80376 또는 SYSIEM 비스을 보기에는 정박의 경우는 나면(40)가 마스 마스터를 경우의 급용이며, 그 이유는 000개 모든 80386X 프로세서는 SYSIEM' 버스를 해제하는 데에 상당한 시간을 허비할 수 있기 때문이다. DMA 전송은 전술한 바와 같이 , 제 1 DMA 어드레스 레지스터에 기록하므로써 개시된다. 상태 정보 및 어드레스의 상위 부분의 건송은 제 2 DMA 어드레스 레지스터로 이미 기록되었으며, 마찬가지로 기록 데이터는 기록 건송의 경우에서 전상은 제 2 DMA 어드레스 레지스터로 이미 기록되었으며, 마찬가지로 기록 데이터는 기록 건송의 경우에서 전상으로 제 2 DMA 어드레스 레지스터로 이미 기록되었으며, 마찬가지로 기록 데이터는 기록 건송의 경우에서 전상으로 제 2 DMA 어드레스 레지스터로 이미 기록되었으며, 마찬가지로 기록 데이터는 기록 건송의 경우에서 전상으로 제 2 DMA 어드레스 레지스터로 이미 기록되었으면, 마찬가지로 기록 데이터는 기록 건송이 제 2 DMA 어드레스 제 2 DMA 어드레스 제 2 DMA 이트리스 제 2 DMA DMA 2 D OMA 데이터 레지스터로 이미 기록되었다. 전송이 개시용 때, OSP(61)는 SYSTEM 버스용 요구하며, SYSTEM 버스가 OSP(61)에 허여될 때, OSP(61)는 전송을 수행한 후 SYSTEM 버스을 해재한다. 이 동작의 종료는 출 링(polling) 될 수 있거나, 프로그래머는 최대 기능한 대기시간이 판독 데이터를 사용하고/하거나 다른 전송 을 개시하기 전에 경과하도록 선택할 수 있다.

두 번째 비스 획득 기법은 SYSTEM' 버스을 요구하기 위해 두 개의 DMA 어드레스 레지스터중 제 2의 레지스터에서 중도 비트을 사용하여 수행될 수 있다. 이는 DSP(61)기 다수의 전송을 연속적으로 수행하기를 원할 경우다옥 효과적일 수 있는데, 그 이유는 SYSTEM' 비스가 전송사이에 해제지지 않기 때문이다. 제 2 DMA 이드레 레지스터에서의 총도 비트는, DSP(61)가 SYSTEM' 비스를 해제하기 전에 플리어되어야 한다. 이 메카니즘은 일반적으로 추천되지 않는데, 그 이유는 DSP(61)는 아무런 동작없이 상당한 시간동안 SYSTEM' 버스에 대한 제이를 갖고 있을 것이나, 이것은 전체적으로 매모리 비스 대역폭의 낭비이며 강제적으로 CD DMA 전송을 방해할 수 있기 때문이다. 두번째 기법을 사용할 경우, DSP(61)는 SYSTEM' 버스를 획득했다는 것을 검찰할수단을 가지고 있지 않으며, 따라서 최대수의 비스 인스트럭션 동안 기다려야 한다. DSP(61)가 SYSTEM' 버스의 소유권을 획득하면, 비스 사이를을 수행하도록 진행될 수 있다. DSP(61)는 임의의 시퀀스의 판독 및/또는 기록 사이름을 수행할 수 있으며, 이들의 종료시 SYSTEM' 버스의 제어를 포기해야 한다.

데이터 전송은 호스트 CPU(48)의 제어하여 CPU(48)의 DSP(61) 시이에 또한 수행될 수 있다. DSP(61)의 모든 내부 메모리는 호스트 어드레스 공간으로 매용된다. DSP(61)가 챙지 모드에 있을 때, 호스트는 이들이 정실 시스템 메모리(45)에 있는 것처럼, 프로그램 메모리 로케이션에 기쪽할 수 있다. 그러나, DSP(61)가 동작 중요 때, 프로그램 메모리는 호스트에 이용기능하지 않다. DSP(61) 데이터 메모리는 INTRUDE 메카니즘에 의해서면 이용가능하다. DSP(61)골 INTRUDE 메카니즘에 의해서면 이용가능하다. DSP(61)골 INTRUDE 인스트랙 제품 소해하고 이용해 데이터 트래제적은 데이터에서의 계속 사해하는 것으로 제공하는 이다. 선물 수행하고 있을때, 데이타 트랜잭션은 데이타에서민 계속 실행하는 것으로 생각할 수 있다.

OSP 프로그램 RAM(76)으로의 CPU(48)의 전송은 OSP(61)가 동작하지 않을 때만 불리터(72)를 사용하여 수행될 수 있다. 마찬가지로, 불리터(72)는, DSP(61)가 실행되고 있는 동안에는 DSP 데이타 RAM은 액세스 할 수 없다. 요약하면, 용리커(72) 및 CPU(48)는 모두, DSP(61)가 INTRUDE 인스트릭션을 수행하고 있는 동안만 OSP 프로그램 RAM(72)물 변경시킬 수 있다.

OSP(61)는 물리터(72)로 하여금 시스템RAM 에서 OSP프로그램 RAM으로의 OSP의 매우 빠른 불력 이동을 수행 하게 한다. 따라서, OSP(61) 및 물리터(72)는 실질적으로 이용가능한 것보다 더 많은 프로그램 RAM을 DSP(61)에 효과적으로 제공하기 위해 협력한다.

OSP(61)는 또한 작렬 오디오 디지탈-아날로그 컨버터(DAC) 인터페이스를 갖는다. 작렬 DAC 인터페이스는 OSP(61)은 또한 역할 보다도 다시할 이렇도고 단비되어하는 건대해이고를 보는다. 역할 DAS 근대해이고는 OSP(61)로 하여금 통기 적할 (1²S 또는 유사) DAC 둘다를 구통하도록 하며, CD 드라이브와 같은 등기 적할 데이타 소스로부터의 데이터를 입력하도록 한다. 인터페이스 타이밍은, 이력 장치가 부착되지 않을 경우 내부적으로 발생될 수 있지만, 데이타 소스가 존재할 경우에는 이것이 타이밍을 결정하는데 사용되어야 한다. 내부오버플로우 걸출기는, 이잔의 출력 데이터가 충분히 출력되기 전에, OSP(61)로 하여금 DAC로 기록하는 것을 못하게 한다. 이는 두개의 DAC래지스터중 제 1 레지스터에 대한 기록에 의해 홍제된다. 따라서, DAC 전송은 제 1 DAC 레지스터로의 기록, 제 2 DAC 레지스터로의 기목, 판독 입력값과 같은 형태를 취해야 한다. 이들은 (16 인스트럭션 미만으로) 연속적으로 수현되어야 한다. 언터 중로우의 감출은 존재하지 않으며, 이것이 발생될 경우, 이전의 출력 값은 다시 출력되어야 한다. DAC 값은 더불 버피랑되어서, 오디오 코드기 샘물 주기보

다 작가나 동일한 평균 비율로 무평되어도, 두 개의 샘플 주기까지 취하기 위해 임시적으로 투표할 통과하는 것은 가능하다. 이는 예외 프로세상에 대해 유용하다.

OSP(61)는 텍사스 인스트루먼트시의 74181 장치와 호환성이 있는 연산 로직유닛(ALU)을 포함한다.

비디오 프로세서(39)는 또한 홈맥트 디스크 DMA 제어기(54)를 갖는다. 이 CD 제어기는 $(\stackrel{7}{s})$ 등을 위한) 단순한 통기 직한 인터페이스, CD RDM 불력 디코디, DMA 채널과 같은 기능 불력을 포함한다. 이 배카니즘은 직한 데이타 스트립으로 하여금 직접, 또는 처음에 불력 디코디를 토하므로써 시스템 배모려(45)로 견송되게 한다. 이는, 내부 등력 디코디에 문제 혹은 작동 불능이 발생한 경우, 외부분력 디코디가 사용될 수 있게 해준다. 전송 깊이 키운티가 제로에 도달해서 건송이 완료되면 인터립트가 발생될 수 있다.

홈택트 디스크 재어기 중기 직ତ 인터페이스는 본 기술 분야에 잘 알려진 필립스 데이타 포맷을 지원한다. 필립스 데이타 포맷을 지원한다. 필립스 데이타 포맷을 클릭의 하나의 턱에 의해 데이타를 추출하며, 데이타는 32-비트 데이타의 최상위 비트(MSB)와 반대로 정혈된다. 워드 선택 라인의 하부는 좌축 데이타를 가리키며, 워드 선택 라인의 상부는 우축 데이타를 가리한다. 동기 직접 인터페이스는 또한 필립스 공력 디고더 출력 정형을 지원한다. 버트 순서는 비뀌며, 제 I 비트는 데이타의 제 I 바트와 반대로 정렬된다. 워드 선택 포맷은 필립스 데이타 포맷, 소나(Sony) 데이타 포맷, 또는 마쓰시타(Matsushita) 데이타 포맷을 수 있다.

CD 드라이브 제어기(54)는 또한 본력 디코더를 갖는다. 물럭 디코더는 2352-바이트 섹터의 개시와 통기되고, 디스크램볼링(descrambling)을 수행하며, 에러플 경송하기 위해 EDC(에러 검송 코드)를 측정한다. 이는 2048 데이타 바이트가 해더후에 전송되는 경우 큰 모드에서 등작하거나, 동기 패턴 후에 2340 바이트가 건송되는 경우 잘 모든에서 통작한다. 이는 해더 및 에러 청정 데이타로 하여금 소망될 경우 판독되게 한다. 해더 사이즈는 CO 드라이브 모드 1 및 CDI/XA 모드 2 형태 1을 지원하기 위해 4 또는 12 바이트로 프로그램가능하나, 해더 매청은 매인 4-바이트 해더에서만 수행된다. 모드 2 형태는 정 모드에서 통작하고, 요구된 데이타를 추ӽ하므로써 지원할 수 있다. 해더 매칭은 정칭 데이터가 판독되도록 하기 위해 전승의 제 1 섹터에서 수행된다. 비림적힌 해더 값은 해더 레지스터로 프로그래망되어야 한다. 멀티섹터 전송이 수행될 경우, 제 1 섹터후에 더이상의 매칭이 발생되지 않는다.

전합적으로, 중심적인 전동은 단 모드에서 수행되며, 애려기 검출될 때 장모드기 서용되어서, 오퍼레이팅 소프 트웨이는 이를 정정할 수 있게 된다. 다중섹터 전송은 전송될 장 워드의 전체 수의 카운트를 제공하므로써 지 원된다. 에려가 발생되면 다중 섹터 전송이 중지될 것이다. 에라는 신뢰할 수 없는 데이타, EDC 에려, 및 동 가히지 않음의 형태를 취할 수 있다. 현재의 상태를 결절하기 위해 다코다를 플링하는 것이 가능하다. CD 드라 이브 제어기(54)는 또한 DMA 안터페이스를 갖는다. DMA인터페이스는 한번에 2개의 16-비트 워드를 시스템 배 모리 (45)로 전송할 수 있다. 이는 내후 블릭 다코다로부터의 충력 또는 동기 직할 인터페이스로부터의 충력을 취할 수 있다. 이는 서스템 때모리(45)을 용해 증가되게 동작하는 이드레스 카운터를 갖는다. DMA 인터페이스는 는 직할 인터페이스로 부터의 직접 전송을 위한 전송 권이 카운터를 갖는다. "포래버(forever) 모드"에서, DMA 어드레스 레지스터는 32 킬로비이트 바파내에서 램핑하며, 카운터는 무시된다. 이는 CD 오디오 데이터, 또는 실시간 및 "품-모션(full-motion) 비디오 압축 복원과 같은 데이타 조정에서 이용가능할 수 있다. CPU(48) 인터립트는 매시간 발생되며, 어드레스 포인터는 바파 주위를 램핑한다.

마찬가지로, 본 발명에서, 텔레비전 수신가의 부속품으로서 사용되는 셋 립 장치에 지금기지 제공된 많은 특성 은 본 명세서에서 지능 텔레비전 수신기로 지칭되는 것에 직접 합체될 수 있다. 이라한 지능 텔레비전 수신기 중 하나는 도 6에 도시되며, 여기서 참조 부호 10 로 식별된다. 도 3 내지 도 5을 참조로 진술된 회로는, 본 명세서에서 기술된 비와 같이. 수신기기 원격 제어 장치(20)에 용답하고, 이와 협력되도록 하기 위해, 지능 수신기(10')의 하우징 또는 개비넷(11')내에 합체될 수 있다. 이러한 회로는 이미 상세히 설명하였으므로, 이 하 더 이성 반복 하지 않기로 한다.

마찬가지로, 본 발명에서, 이출 발명의 이절이 개인용 컴퓨터 시스템의 사용을 통해 획득할 수 있음이 고려된 다. 이러한 개인용 컴퓨터 시스템중 하나가 도 7에 도시되어 있다.

점부한 도 7 내지 도 9용 참조로 하면, 본 발명을 구현하는 개인용 컴퓨터시스템이 도시되어 있으며, 이는 일반적으로 참조 부호 80으로 지시된다(도 7). 컴퓨터(90)는 관련 모니터(91), 키보드(92). 프린터 또는 쓸로 터(plotter)(94) 중 구비할 수 있다. 모니터(91)는 사각 이미지를 사용지에게 다스≫레이하는 다스쏠레이 참처로서 동작하며, 도 1 및 도 6에 도시된 텔레비전 수신기의 CRT(12, 12)와 유사하다. 도 8 에 도시된 바와 같이, 컴퓨터(90)는 건가적으로 전원이 공급되는 데이타 프로세상 및 저장 소자를 수신하고, 디지탈 데이타을 프로세상하며, 저장하기 위한 패쇄되고, 몸법된 불충을 한청하고 있는 세시(98)와 합력하는 커비(96)을 갖는다. 적어도, 소저의 이를 소지는 다중층 플레이너(100), 또는 세시(98)상에 당착되고, 위에서 설명한 것과, 문로의 디스크 드라이브, 직접 액세스 저장 장치의 어리기지 형태, 부속 카드 또는 보드, 등등과 같은 것을 포함하는 컴퓨터(90)의 소자를 전기적으로 상호접속시키기 위한 수단을 제공하는 마디보드상에 잠작된다.

세시 (98)는 베이스 및 후부 패널(도 8)을 가지며, 마그네틱 또는 광 디스크를 위한 디스크 드라이브, 테이프 백업(backup) 드라이브 등과 같은 데이타 저장정치를 수신하기 위한 적어도 하나의 개방 베이(bay)炎 경의한다. 도시된 형태에서, 상부 베이(101)는 (3.5인치 드라이브와 같은) 제 1 사이즈의 주변장치 드라이브의 수신하도록 채택된다. 재거기능한 배체에 대한 직접 액세스 경장 장치인 풀로피 디스크 드라이브는 삽입된 디스켓을 수십하도록 채택된다. 재거기능한 배체에 대한 직접 액세스 경장 장치인 풀로피 디스크 드라이브는 삽입된 디스켓을 수십하는 지금 보안적으로 알려진 비와 같은 데이타를 수십, 저장, 전송하기 위해 디스켓을 사용할 수 있으며, 상부 베이(101)에 제공될 수 있다.

편승한 구조물 본 발명에 연관시키기 전에, 개인용 컴퓨터 시스템(90)의 임반적인 등학의 음악을 재검토하는 것이 바람직하다. 도 9을 참조하면, 본 발명에 따른 시스템(90)과 길은 컴퓨터 시스템의 여러가지 소지祭 도시하는 개인용 컴퓨터 시스템의 물럭도가 도시되어 있으며, 플레이너(100)에 참착된 소지 및 플레이너송 1/0 슬롯과 개인용 컴퓨터 시스템의 물럭도가 도시되어 있으며, 플레이너(100)에 참착된 소지 및 플레이너송 1/0 슬롯과 개인용 컴퓨터 시스템의 물럭도가 대한어에 접속시키는 기반선을 포함한다. 시스템 프로세서(102)가 플레이너에 접속된다. 양의의 적절한 마이크로프로세서가 CPU(102)로 사용될 수 있지만, 적절한 마이크로프로세서 중 히나는 INTEL에 의해 판매되는 80386이다. CPU(102)는 고속의 CPU 로컬 버스(104)에 의해 . 버스 인터페이스 제어 유닛(105). 본 명세서에서 단일 인라인 메로리 모듈(Single Inline Mesory Module, SIMM)로 나타낸 휘발성 랜덤 액세스 메모리(RAM)(106), CPU(102)에 대한 기초적인 입/참혁 통작용 위한 인스트럭션이 저장되는 810S ROM에 접속된다. 810S ROM(108)은 1/0 장치 및 마이크로프로세서(102)의 오피레이팅 시스템 간의 인터페이스에 사용되는 810S을 포함한다. 80M(108)에 저장되는 인스트럭션은 810S의 실행시간을 김소시 43~22

키기 위해 RAM(106)으로 복사될 수 있다.

본 발명이 이하 목병히 도 9의 시스템 등력도를 참조로 하여 설명되지만 . 상세한 설명의 처음부분에서, 본 발명에 따른 장치 및 방법은 플레이너 보드의 다른 하드웨어 구성과 함께 사용되는 것을 고려하는 것은 당연하다. 예절 들면, 시스템 프로세서는 인텔 80376 또는 80486 마이크로프로세서일 수 있다.

도 9용 참조하면, (데이터 , 이트레스 및 제어 소자용 포함하는) CPU 로컬 버스(104)는 또한 미이크로프로써 서(102)의 접속을 위해 수치 코프로세서(108) 및 SCSI(Small Computer Systems Interface, 소형 컴퓨터 시스템 언터페이스)제이기(110)을 제공한다. 컴퓨터 설계 및 등작의 분이에 통상의 지식을 가진 자에게 잘 알 려진 바와 같이, SCSI 제어기(110)는 ROM(111), RAM(112), 도면에서 정확히 지시되는 1/0 접속에 의해 유 용화되는 것과 깊은 여러가지 터입의 적절한 막부 장치에 접속되거나, 접속가능하다. SCSI 제어기(110)는 (하 드 및 플로피 다스크 드라이브로 잘 알려진) 고정되거나 제거가능한 매체에 대한 전자기 저장 장치, 전기 광학, 테이프, 그 밖의 다른 저장 장치와 같은 저장 메모리 장치를 제어하는 저장 제어기로서 동작한다.

버스 인터페이스 제어가(8IC)(105)는 CPU 로칠 버스(104)에 1/0 버스(114)을 결합시킨다. 버스(114)에 의해. 8IC(105)는 ISA(Industry Standard Architecture, 산업 표준 구조), 미야크로 채널(MICRO CHANNEL), EISA, PCI. 또는 1/0 장치 또는 메모리(도시되지 않음)에 또한 접속될 수 있는 어댑터 카드(115)을 수신하기 위한 다수의 1/0 숲옷을 갖는 그 밖의 버스와 같은 선택에 의한 가능 버스에 결합된다. 1/0 버스(114)는 어드레스, 대이터, 제어 소지일 포함한다.(118로 지사되는) 그래픽 정보를 저장하고, (119로 지사되는) 이미지 정보를 저장하기 위한 버디오 8AM(VRAM)과 연관된 버디오 산호 처리가(116)와 같은 여러가지 1/0 소지가 1/0 버스(114)을 따라 결합된다. 프로세서(116)와 상호교환되는 비디오 신호는 디지털 대 아날로그 컨버타(0AC)(120)을 통해 모나타 또는 그 밖의 다른 다스플레이 장치로 입력될 수 있다. 버디오 레코더/플레이어, 카메라 등의 형태를 취할 수 있는, 자연 이미지 입력/출력으로 본 명세서에서 언리되는 것과 VSP(116)가 직접적으로 접속된다. VSP는 버디오 프로세서(39)및 도 3 내지 도 5를 참조로 전호한 관련 회로의 형태를 취할 수 있으며, 여기서 CPU(102)는 전송한 CPU(48)와 유사한 바디오 제이로서 등작될 수 있다.

I/O 버스(114)는 OSP(121)에 의해 신호를 프로세싱하기 위한 소프트웨어 인스트럭션 및 이러한 프로세싱에 포함된 테이터를 저장하는데 유용한 관련 인스트럭션 RAM(122)및 테이터 RAM(124)을 갖는 다지할 신호 처리 기(OSP)에 또한 결합된다. OSP(121)는 오디오 제어기(125)의 제공으로 인해 오디오 입력 및 총력을 프로세싱 하며, 아날로그 인터페이스 제어기(126)의 제공용 통해 다른 신호※ 처리한다.

마자막으로, 1/0 버스(114)는 관련 전기적으로 소거가능한 프로그래머볼 딴독 전용 메모리(EEPROM)(129)쭕 갖는 입력/총력 제이기(128)와 결합되며, 이로 인해 입력 및 총력은 鉴로피 디스크 드라이브, 프린터(84), 키 보드(92), 장치(20)와 같은 원격 제어浴 포함하는 마우스 또는 포인팅 장치, 직렬 포트 수단을 포함하는 증래 의 주변장치와 상호교환된다. 이하에서 설명된 형태에서 포인팅 장치는 길고 유연한 전도체(131)에 의해 컴퓨터 사스템에 접속되는 마우스(130)의 형태를 취한다.

모든 경우에서, 이름 발명을 실시하는 개인용 컴퓨터 시스템은 원격 제어 장치를 가잘 것이다. 이러한 시스템 에서, "원격" 제어는 연관된 바다오 디스플레이 장치로부터 다소 떨어진 거리에서 사용가능한 원격 제어 정치 에 의해 욕장지워진다. 이 떨어진 거리는, 이하의 설명으로부터 더 명백해지는 바와 같이, 인치(inches)의 스 게임과 같이 매우 작을 수도 있으며, 파트(feets), 미터, 아드 또는 그 이상의 스케임과 같이 비교적 을 수도 있다.

전술한 비와 같이, 원격 제어 장치는 3 속 장치 또는, 몇몇 경우에서, 2 축 장치 일 수 있다. 이히의 설명으로부터 더 명백해지는 바와 같이, 이 두 개의 장치는 구변되며, 상호교환이 불기능하다. 본 명세서에서 사용된 전문 음어인 "3 축"에서, 사용자가 관련 비디오 디스溢레이 장치성에 디스플레이되는 사각 이미지의 변경을 지시하는데 효과적일 수 있는 제어 산호총 발생시키기 위해 3 치원에서 제어 엘리먼트를 조직할 수 있다. "2 축" 장치는 2 차원에서만 작동된 수 있다.

3 축 장치는 "눌러서 선택"으로 설명되었던 유형의 동작을 허용한다. 즉, 제어 엘리먼트의 조작은 커서와 같은 선택 디스플레이 엘리먼트의 이동율, 디스플레이된 시각 이미지의 필드를 통해 촉면에서 촉면으로, 위에서 이 래로 직접 지시할수 있으며, 그 후 디스플레이 독성을 또 선택하기 위해 사용된다. 예쁠 둘이, 사이드간의 이 동은 한쪽 축면 또는 다른 측면에 대한 엄지 손기력 압력(thumb pressure)과 연관되고, 조작기로부터 멀어지 거니 조작기로 향하는 압력과 상하로 연관될 수 있다. 그 후, 선택은 제어 엘리먼트에 대하여 이래 방향으로 누르므로써, 제 3 축을 따라 엄지 손기락(thumb) 누물에 검합된다. 중래의 에는 1991년 11 월 12일에 하여된 가렛(Garrett)의 미국 특히 제 5,065,146 호에 개시되어 있다.

이와 달리, 두 개의 축 장치는, 전형적으로 색션에 대한 분리 세어 엘리먼트을 세공한다. 에는 마우스로 알려 건 것과 같은 좀래의 피스널 컴퓨터 포인형 장치와, 텔레비젼 수신기, 비디오 카셋트 레코더, 오디오 증목기, 콤팩트 디스크 플레이어, 비디오 디스크 플레이어 통과 같은 사용자 전지 장치에 전형적으로 설치된 종래의 원 격 제어 장치에서 발견될 수 있다. 이들 예에서, 허나의 제어 웰리먼트(합-다운 또는 왼쪽-오온쪽 로커 (rockre) 스위치의 경우에서 뚫림 본(rolling ball) 또는 종래의 원격 제어의 경우에서 스테핑 키 (stepping keys))는 디스플레이 된 비디오 이미지를 가로질러, 강조된 밴드와 같은 선택 디스플레이 엘리먼트의 직접적인 이동일 수 있으며, 그 후 제 2 제이 엘리먼트(마우스의 경우, 비즌이며, 중래의 원격 제어의 경우 무서 스위치)는 디스플레이 목성의 선택을 위해 작동된다.

원격 제어 장치의 두 가지 타입은 무엇보다도 상호교환가능하다.

원격 제이 장치의 두 가지 유형의 각각은 사용자에 의해 원격 열리먼트의 조직으로 사진설정된 방식으로 구축 된 커맨드 신호월 전송할 수 있는 것과 같은 본방명에 의해 고려된다. 각각은, 사용자가 볼 수 없는 주피수에 서, 또는 무선 주피수에서의 빛의 따장(적외선 또는 자외선)를 포함하는 여러가지 방식으로 사용자에 의한 적 집 센싱되는 주피수 병위 밖의 주피수에서 전송하기 위해 디스플레이 제어기에 결합될 수 있다. 각각은, 퍼스 널 컴퓨터 포인팅 장치에서의 뽕상적인 경우처럼, 플렉서볼 전도체에 의해 결합될 수 있다.

사용자에 의해 작동 가능한 제이 엘리먼트는 여러가지 형태로 고려된다. 하나는, 전술한 바와 같아, '용글 스탁'으로 알려질 수 있으며, 사용자의 엄지 손가락으로 사용하기 위해 골바로 서 있는 길고 가능 엘리먼트의 형태를 취할 수 있다. 다른 하나는 비교적 자유롭게 중앙 포인트 부근의 따롯에 장착되며, 스프링과 깊은 탄력적인 바이어스에 의해 중간 위치에서 전형적으로 유지되는 전형적으로 동근 구성을 갖는 다소 편평하며, 공면 또는 일은 접시형(dished)의 부재인 '위불 플레이트(wobble plate)'일 수 있으며, 이는 적어도 4 개의 선택된

방향중 암의의 하나에서 사용자의 엄지 손가락에 의해 눌러질 수 있다. 그러나, 다른 것은 인배팅된 퍼스널 컴퓨터 시스템 미우스와 다소 유사한 트랙불일 수 있으며, 여기서 산호가 마운트의 불의 최견을 가리키며 발생되는 것을 가능하게 하는 방식으로 지유롭게 회전가능한 엘리먼트 또는 풀이 제공되며, 지원된다. 또다른 것은, 관성 또는 "에어(air)" 마우스일 수 있다. 이러한 장치는 전형적으로, 공간에서 마우스의 이동을 지시하는 전호을 발생할 수 있는 관성 풀렛품 및 센서를 갖는다.

본 발명은, (오퍼레이팅 시스템 및 애플리케이션 프로그램을 포함하는) 제어 프로그램이 시스템 RAM(45) 또는 플래시 ROM(49)에 저장되며, 디스플레이 재어기에서 실행될 것을 고려한다. 본 발명에 따라, 어려한 제어 프로그램은 이하 설명된 캠팩트한 프로그래밍 언어를 목발하 사용한다. 이하 설명된 언어 및 프로그래밍은 메모리 비용이 판매가의 중요한 요소를 차지하는 사용자 제품에 제공되어야 할 메모리의 양을 제한하는데 복해 유용하다. 그러나, 보다 덜 캠팩트한 프로그래밍 언어 및 이에 따른 제어 프로그램이, (고정된 디스크 직접 액세스 저장 강치의 하도파일(hardfile)의 포함을 포함하는 것까지의) 부가적인 메모리의 용량의 비용이 발생될 수 있을 경우 유용할 수 있을을 주자해야 한다.

본 명세서에 개시된 컴퓨팅 시스템은 "개방(open)", 즉 현재 정의되지 않은 미래의 애플리케이션을 가동시킬 시스템이다. 시스템은 애플리케이션에 대한 제한된 정치를 갖는다. 따라서, 시스템상에서 가동되는 애플리케이션의 시이즈를 최소화하여 작은 양으로 저잘될 수 있는 것이 중요하다.

두 작업은 예끌리케이션 소프트웨어의 사이즈을 더욱 늘어나게 할 수 있다. 하나는 (본 명세서에서 UI로 식병 되는) 사용지 인터페이스이다. 이러한 소프트웨어 부분은, 디스플레이, 스피커, 키보드, 또는 마우스와 같이, 사용자와 상호작용하는 하드웨어를 구동시킨다. 다른 하나는 다른 시스템으로부터의 자신의 저장 장치 및 참보 로부터의 정보론의 시스템 액세스인 (본 명세서에서 EI로 식별되는) 외부 인터페이스이다. 이러한 소프트웨이 부분은 디스크 드라이브 또는 모델과 같은 하드웨어를 구동시킨다.

애플리케이션 프로그램 데이타의 사이즈용 강소사기는 제 1 단계는 사용자 인터페이스 및 외부 인터페이스에 대한 소프트웨어를 애플리케이션으로부터 제거하는 것이다. 본 발명은, 이들 두 작업에 대한 소프트웨어가 애플리케이션이 아닌 사스템내에 구축되기용 기대한다. 도 10용 참조하면, 제 1 박스 사용자 인터페이스(비) 하드웨어(다스플레이, 키보드, 등)기 도면의 상부에 도시된다. 제 2 박스 비 엔진은 사용지 인터페이스를 핸들립하는 시스템 ROM 내의 영구적인 소프트웨어이다. 예출 돌면, 비 엔진(제 2 박스)은 (제 3 박스에서의) 애플리케이션의 요구에 따라 스크린(제 1 박스의 파트)상에 정보용 다스플레이함 수 있다. 사운드, 키보드 활동, 의해 이 1 보스 사용자 입력/출력은 비 엔진에 의해 핸들링된 수 있다. 비 엔진이 비 하드웨어 및 애플리케이션의 화 함께 상호직용함을 나타내는 최상표를 주시해야 한다. 본 발명에 의해 달성되는 하나의 목적은 비 엔진용 작게 만들어서, 더 작은 사스템 ROM을 필요로 하게 하는 것이다. 제 3 박스 도면의 중간에 있는 호린 박스는 애플리케이션 프로그램 데이타 저장 장치를 나타낸다. 애플리케이션은 (판독가능하며, 기록가능한) 사스템 RAM에 저장되어서, 애플리케이션의 부가되며, 제거되거나, 변경될 수 있게 한다. 본 발명에 의해 달성되는 하나의 목적은 어플리케이션을 즉개 만들어서, 더 많은 애플리케이션이 주어진 저장 공간에 잃맞게 저장되게 하는 것이다. 도 10에서, 애플리케이션의 시이즈는 참재적으로 감소되는데, 그 이유는 사용자 인터페이스 및 인터페이스가 애플리케이션의 외부에서 처리되기 때문이다. 제 4 박스 EI 루틴은 또한, 사스템 ROM에서 영구 소프트웨어이다. 이를 부만은 외부 인터페이스 하드케어를 처리한다. 예를 풀면, EI 루틴은 애플리케이션의 요구에 따라 각 모임상에서 전화 번호을 다이용당할 수 있다. (몇몇 EI 푸틴은 ROM 대신에 RAMLH에 있으며, 따라서 부가적 인 하드웨어 지원이 앞으로 부가될 수 있다.) 제 5 박스 외부 인터페이스(EI) 하드웨어(다스크 드라이브, 모임, 등)가 도면의 하부에 도시된다.

이와 같은 구성을 다른 컴퓨터 시스템에서도 찾을 수 있다. 에를 들면, DOS 오퍼레이팅 시스템은 모든 애플러 케이션에 대해 화일(file) 입력/출력 기능을 전역적으로(global) 만들며, 이들은 El 뿌턴이다. 마이크로 원 도우 환경은 모든 애플러케이션에 대한 공통 UI 쓸 제공한다. 그러나, 이들 시스템의 주요 목적은 공간을 절약 하는 것이 아니라, 애플러케이션을 표준에 일치시키도록 하는 것이다.

본 방명은 "레벨"에 기초한 사용자 인터페이스를 제공한다. 주어진 레벨에서, 사용자는 정보를 보며, 선택을 한다. 이 선택은 현재의 레벨 이하의 세로운 레벨을 생성하도록 유발할 수 있으며, 또는 이 선택은 현재의 레 벨이 파괴되도록 하여서, 이전의 레벨로 돌아가게 할 수 있다.

반람직한 실시에에서, 사용자 인터페이스에서의 각 레벨은 스크린상에 그려진 페이퍼 인텍스 카드와 유사한 그 래픽 및 텍스트 디스플레이에 의해 나타난다. 페이퍼의조각("메뉴 카드")은 도 12에 도시된 바와 길이, 스크 린상에 캐스케이드 된다. 도시된 바와 길이, 사용자는 현재 레벨 2에 있다. 레벨 2로의 이동론 도 10, 11, 12에 의해 도시되는 시원스와 관련된다. 도 10으로부터, 텔레비전 방송과 같은 바다오/오다오 스트림 소스로부터 수선된 바와 같은 볼 모션 바다오 이미자의 디스플레이에서, 사용자는, 왼격 제어 참치(20)상에 제공된 선택 기능을 작동 하므로써, 바다오 스트림상에 중찰되게 제 1 레벨의 때뉴을 나타나게 할 수 있다. 따라서, 사용자는, "날씨"에 대한 아이템 1과 같은, 지시된 아이템상에 커서 또는 포인터가 위치되도쪽 작동한 수 있으며, 또한 왼격 제어 장치(20)의 선택 기능을 동작시킬 수 있다. 그 결과, 사용자 인터페이스는, 도 12에 도시된 바와 길이, 다음 레벨, 레벨 2종 생성하므로써 용당한 것이다. 바다오/오다오 스트림 아미지만으로의 목거는 이미지의 물드내에 커서/포인터를 위치시키고, 잎면 "정보 하이웨이"위의 커서플 위치시켜서 메뉴 레벨 1로 처음에 목귀하므로써 선택 기능 또는 단계 이동을 동작시키며, 윤격 제어의 선택 기능을 동작시키므로써 실행될 수 있다.

이는 사용자 인터페이스의 단순한 에이며, 전형적인 상황은 좀 더 복잡하다. 예를 들면, 몇몇 메뉴 카드는 정보만을 제공하며, 정보를 본 후 이전의 레벨로 빠져나가는 것을 제외하고는 임의의 동작을 천용하지 않는다. 그 밖의 다른 메뉴카드는 아이템의 조합의 선택을 허용한다. 사용자 인터페이스는 이들 및 그 밖의 다른 유형의 메뉴을 지원한다. 임의의 메뉴는 (도 12에서 도시된 카드의 하부 오른쪽 구석에서 "페이지 널김(turn the page)"에 의해 지시되는 바와 길이) 하나 이상의 페이지를 가지며, 페이지를 넘기는 것은 다른 레벨로의 이동을 의미하진 않는다.

본 발명에 따르면, 레벨에 기초한 UI 엔진에서, 각 레벨은 메뉴 객체 또는 중로우 객체이다. 이들 객체의 두 기지 유형은 바람작한 실시에에서 "키드"로 청해진다.

- 1. "매뉴 카드"는 너 레벨을 실행한다. 애플 돌면, 도 12의 두 개의 "페이퍼의 피스" 각각은 메뉴 카드이다.
- 2. '플로우 카드'는 소정의 프로그래밍 언어로 소정의 무팅을 구현한다. 이 카드의 유형은 비 래벨로서 다스

43-24

용례이 스크린상에 나타나지 않으며, 따라서 다른 사용자에게 보여지지 않는다. 매뉴 카드가 사용자에게 동작 의 리스트용 제공하는 반면에, 플로우 카드는 브랜치, 루프, 등에 의해 결정된 "제어의 플로우"로 등작의 리스트용 프로세상한다.

어둘 카드 각각은 다른 유형의 카드홀 착수(launch)할 수 있다. 메뉴는 사용자 선택에 따라 또다른 메뉴 또는 플로우물 착수할 수 있다. 플로우는 또다른 플로우 또는 메뉴용 착수할 수 있다. 또한, 커드 타입 각각은, 외 부 인터페이스 하드웨어를 사용할 필요가 있을 때, EI 루틴을 불러올 수 있다. 각각 카드는 또다른 UI 엔진 애플리케이션을 유발할 수 있으며, 이 전이는 래밸의 시원스가 인터럽트되지 않기 때문에 끊이지 않는다.

이는 포인트용 에시하기 위해, 언어의 바람직한 실시에로부터 하나의 예% 고려하기로 한다. 도 11은 샘巡 애 폴리케이션의 개시물 도시한다.

언어에서 각 라인은 두 개의 부분으로 구성된다.

- 1. "묘시(description)". 원으로 둘러써인 A 또는 "at" 서울(^{*}8")전의 텍스트.
- 2. "액션(action", 원으로 둘러싸인 A("@")로 시작되는 텍스트.

각 커드는 "레벨 1 @ 카드 1 메뉴"와 같은 타이용 라인으로 시작된다. 이 라인의 묘사 부분은 카드의 타이용 이며,액션은 커드의 라벨(label)이다. 각 카드는 "#"만을 포함하는 라인에서 중로한다. 따라서, 세 개의 카드 는 도 12의 에에서 도시된다.

애쯀리케이션은 카드 1용 디스뮬레이하므로써 시작한다. 커드의 타이縢은 '레벨 1'이며, 선택가능한 아이템은 '선택 A' 및 '선택 8'이다. '선택 A'가 선택된 경우, 이는 '선택 A' 라인에서의 왜션이기 때문에, 카드 2% 생성한다. 카드 2는 상태 '1==1'이 참이기 때문에, 즉시 카드3을 다스플레이하는 ※로우 카드이다.

도 12는 세 개의 키드醬 도시한다. 커드 2는 사용자에게 보여지지 않는 월로우 커드이다. 커드 1과 커드 3만이 다스플레이된다.

두 계의 카드 유형이 유시하지만, 중요한 차이점이 있다. 이하의 표는 해뉴와 품로우간의 대칭용 나타낸다.

1# 31

퓯로우
플로우 카드는 사용자에게 보여질 수
없다.
시스템은 묘사를 찾으며, 핵선율
선택한다.
라인이 "@"를 갖지 않을 경우,
전체 라인은 액션으로서 취해지며,
묘사는 없다. 이는 액션을 갖지
않는 묘사는 풀로우에서 무의미하기
때문이다.
묘사는 브랜치, 루프, 등을 갖는
프로그래밍 언어에서 제어의 호흡을
결정한다.

변수 및 파일 스트림과 같은 자원을 활당할 때, 레벨을 갖는 각 지원을 지점하는 것은 유용하다. 자원은, 래벨 이 파괴될 때, 자동적으로 재활당된다. 예물 돌면, 변수가 그 언이에서 생겨날 때, 레벨을 활당한다. 변수는 모든 레벨에 대해 글로벌하며, 즉 카드는 이용 변수에 놓으므로써 다른 카드로 정보를 전송할 수 있다. 그러나, 변수는 비 엔진 내부의 레벨 이하로 갈때, 파괴된다. 다시 말하면, 변수가 생겨난 카드가 파괴된 때, 변수는 이와 함께 파괴된다. 변수는, 레벨이 파괴될때, "범주를 벗어난다". 이는 그 언어가 카드로 상당될 수 있는 모든 지원을 어떻게 조종하는가이다.

본 발명은 세 가지 문재점에 대한 해결책을 제공한다. 첫 째, 애플리케이션의 사이즈는 현저하게 감소된다. 샘 풀 애플리케이션이 완전히 필수요소로 스트리핑되는 도 11에서의 애로부터 관찰하기로 한다. 애플리케이션의 내용의 대부분은 프로그래밍이 이나리 텍스트이다. 텍스트는, 표준 압축 기법을 사용하여 원래의 사이즈의 빈 으로 압축될 수 있다. 프로그래밍의 사이즈는 편집에 의해 감소될 수 있으며, 그러나, 이는, 텍스트에 사용된 압축 왕고리즘이 프로그래밍을 압축하는데 또한 채택된 경우, 필요가 없을 것이다. 결과 애플리케이션은 압축 된 텍스트의 사이즈인 이론적인 최소 사이즈에 접근한다. 다음에, 비 엔진의 사이즈는 감소된다. 메뉴 카드 및 플로우 카드가 석발 선택스(syntax)를 가짐으로 관찰하기로 한다. 카드의 두 유형은 묘사 및 맥션을 갖는 라 인으로 구성된다. 메뉴가 수행할 수 있는 액션은, 플로우가 수행할 수 있는 맥션과 돌았하다. (하나의 예약는, 이를 액션이 메뉴에서 무의미할 때, 플로우가 플로우에서의 주위을 점프하는 맥션을 허용하는 것이다) 변수 해 걸 및 다른 파성(parsing) 등작은 카드의 두 유형에서 등일하다. 따라서, 비 엔진에서의 동일 소프트웨어는 메뉴 카드 및 플로우 카드 돌다에서 프로세심한다. 마지막으로, 이 언어를 실행하는 비 엔진은 메뉴 레벨에 가 초한 임의의 오페레이팅 환경으로 이동할 수 있다. 이는, 언어가 레벨의 채제에 대한 사용자 입력 및 출력을 제한하기 때문이다. 동일 애플리케이션은 여러가지 상이한 환경에서 동작될 수 있다.

배뉴 시스템은 객체의 "메뉴" 유형으로 공통적으로 수행된다. 에를 들면, 마이크로소프트 윈도우 소프트웨어 개발 키트(Microsoft Windows Software Development Kit)는 윈도우의 메뉴의 래벨을 구성하는 "대화 박스 편집기(Dialog Box Editor)"巡 포함한다. 각 레벨에서의 객체는 다른 하나짤 생성하는 메뉴와 유사한, 다음 레벨에서의 객체물 생성할 수 있다.

또한, 프로그래밍 언어는 객체의 "폴로우" 유형을 중심적으로 사용한다. 예를 돌면, C++ 언어에서의 객체는, 하나의 플로우가 또다른 철로우ळ 생성하는 것과 유시하게, 다른 객체의 인스탄스를 생성할 수 있다.

본 명세서에서 기술된 프로그래밍 언어의 독창성은 단일의 통합 언어에서의 객체의 두 유형용 혼합하는 것이다.

본 명세서에서 이 포인트로 기술된 시스템에 대해 계획된 매뉴 구성 및 디스Ծ레이 능력의 범위器 돌이켜보면, 전술한 커멘드 프로세서 회로는 비디오 이미지 위에 디스Ծ레이된 커서 이미지器 매뉴 아이템으로 시용지기 이 전술한 커맨드 프로세서 회로는 비디오 이미지 위에 디스플레이된 커서 이미지器 매뉴 아이템으로 시용자기 이 동환 수 있게 하고, 커서 이미지에 의해 중점된 메뉴 아이템을 실행하기 위해 선택한 수 있도록 하므로서 현격 제어 장치(20)의 조작에 응답한다. 또한, 소정의 퍼스널·컴퓨터 시스템 소프트웨어의 "드래그(drag) 및 도흡 (drap)" 기능과 유시한 방식으로, 커맨드 프로세서 회로는 사용자가, 메뉴 아이템으로 커서 미미지를 이중하 고, 커서 이미지에 의해 중점된 메뉴 아이템을 이동시키기 위해 선택하며, 영상 디스플레이 장치에 의해 디스 플레이된 시각 이미지를 가로질러 선택된 메뉴 아이템을 이동시킬 수 있게 하므로써 상기 원격 제이 장치의 조 작에 응답한다. 디스플레이 필드 부분의 상이한 목성을 사용자가 구별하는 것을 돕기 위해, 커서 이미지 신호 는 입력 장치의 조직이 디스플레이된 커서로 하여금 디스플레이된 시각 이미지의 상이한 영역으로 이동되도록 함에 따라, 디스플레이의 소정의 필드 위일 때, 커서를 더 크게 만들므로써 디스플레이된 커서의 영상 목성을 비하시킨 수 있다. 변화시킬 수 있다.

도 13 내지 도 15에 도시된 바와 같이, 디스플레이 재어기는 라이브 비디오 이미지의 원부분 위에, 사용자가 상기 시각 이미지의 또다른 변경을 선택할 수 있는 메뉴 디스플레이를 디스플레이하므로써, 디스플레이콘 시각 이미지의 변경한다. 따라서, 도 13에서, 이용가능한 필드의 대부분은 (중첩된 메뉴 및 정보 택스트에 의해 도 14 내지 도 15에서 부분적으로 어두운 날씨 지도의 이미지인) 바디오 스트링 이미지에 의해 점유되며, 나머지 부분은 디스플레이된 메뉴에 의해 점유된다. 도 14에서와 같이, 제공된 메뉴는 물 디운(pull down) 디스플레이를 포함할 수 있으며, 여기서, 시각 이미지의 다른 가능한 변경 및/또는 액세스가능한 정보 디스플레이가 타이쯤된 원도우 또는 중첩된 원도우 또는 캐스케이드된 원도우로서 디스플레이된다. 아이템 4 "피자"와 같은, 소절의 액세스가능한 정보 선택은, 바람직하게 사스템에 함체된 모뎀과 같은 백 채널 동신을 통해 음식의 주문과 같은 원격 서비스에 대한 액세스를 제공한다. 그 밖의 다른 것, 아이템 1 "날씨"의 같은 것은 지역 날씨 관찰과 같은 데이터 서비스로부터 이용가능한 정보를 액세스를 것이다. 또디른 것, 아이템 5 "TV 안내"는 시점을 위한 프로그래의의 서택부로 이끌 것이다. 정을 위한 프로그래밍의 선택부로 이끌 것이다.

디스플레이 제어기는 비디오 스트링 이미지를 이용가능한 원드의 적은 부분으로서 디스플레이함으로써 디스플레 이된 시각 이미지를 또한 변경시킬 수 있다. 이러한 디스플레이로의 액세스는 도 16 내지 도 18의 시원스에 의해 도시된다. 도 16의 오른쪽 부분에서 지시된 비와 같이(어기서, 메뉴 선택 엘리먼트는 비디오 스트립 이미 지상에 중집된 상태로 디스플레이된다.), 매뉴 디스플레이는 중래의 텔레비전 수신기 또는 비디오 카셋트 레코 더/플레이어에서 원격 제어 기능으로서 제공된 기능 제어를 흉내낼 수 있다. 원격 제어 기능의 선택은 프로그 다/플레이어에서 일격 제어 기능으로써 제공된 기능 제어활 홍내낼 수 있다. 원격 재어 기능의 선택은 프로그래의 선택 시항등 시아에서의 네비게이션(navigation)를 위해 원격 제어 기능에서 발견되는 "채널 업" 또는 "채널 다운"의 아이콘 표현과 길은 구현된 아이콘의 사용을 가능하게 한다. 그러나, "리스트" 또는 "메뉴"을 선택하므로써, 그 밖의 다른 서비스기 액세스을 수 있다. 도 16의 스크린으로부터, "메뉴"을 선택하면, 사용자에게 도 17의 스크린이 다스플레이팅 것이며, 여기서 비디오 스트림 아미지는, 소위 거의 "찍처 인 찍처"인 것처럼, 이용가능한 스크린 영역의 직은 부분(오른쪽 상부 코너)에 다스플레이되며, 화면 필드의 나머지 부분은 이용기능한 선택의 리스팅(listing)에 의해 컴퓨턴다. 원하는 사형 음선의 리스트는, 기능 "리스트"를 선택하여 현재의 사형 신호 스트림을 부가하고, 다음에 절진적으로 그 리스트에 부가된 다른 선택 사항을 선택하여 현재의 사형 신호 스트림을 부가하고, 다음에 절진적으로 그 리스트에 부가된 다른 선택 사항을 선택하여 현재의 사형 신호 스트림을 부가하고, 다음에 절진적으로 그 리스트에 부가된 다른 선택 사항을 선택하여 현재의 사형 신호 스트림을 부가하고, 다음에 절진적으로 그 리스트에 부가된 다른 선택 사항을 선택하여 현재의 사형 인다. 사정을 채널 또는 신호 소스가 이와 같이 하나의 리스트로 구축되면, 리스트는 (저녁에 방영되는 좋아하는 프로그램에 대한 "Fri Night" 또는 목별히 이런이들을 위하여, 이런이들에 의해 선택되는 프로그래밍에 대한 "Kids" 와 같이) 명명되어, 시스템내에 저장될 수 있다. 그 후, 이전에 시청되고 구축된 리스트는 시전 선택된 프로그래밍의 범위 내에서 "채널 서핑(surfing)" 준비를 위해 제호중(recall)될 수 있다. 리스트의 생성이 완료되면, "종료" 기능이 선택되어 그 프로새스를 종료하게 된다.

도면 및 명세서에서, 본 발명의 바람적힌 실시예품 제시했으며, 특정 용어가 사용되었지만, 이에 의해 주어진 설명은 일반적이며, 서술적인 의미에서의 전문용어출 사용하였고 이를 제한할 목적은 아니다.

似虫의 多形

본 발명은 획득된 시각 이미지를 다스플레이하는 시스템을 통해 액세스되는 서비스 또는 기능을 선택하는데 있 어서, 텔레비전 공간, 또는 임의의 장소에서 발견되는 유시한 다스플레이에서 이용가능한 사용자의 프로그래밍 물 돕는 효과를 갖는다.

(57) 청구의 범위

정구함 1

비디오 디스뮬레이 시스템(a video display system)에 있어서, 중앙 처리 유닛(CPU)과, 제 1, 제 2 및 제 3 아날로그 복합 비디오 선호를 각기 발생시키기 위한 적어도 제 1, 제 2 및 제 3 비디오 소스와, 상기 제 1, 제 2 및 제 3 비디오 소스와, 상기 제 1, 제 2 및 제 3 비디오 소스와, 상기 제 1, 제 2 및 제 3 비디오 소스와, 상기 제 2 및 제 3 독립적 아날로그 비디오 충격을 갖는 이날로그 멀티쮼액서(an analog multiplexer) - 상기 제 3 독립적 아날로그 비디오 충역은 상기 제 3 비디오 소소에 접속되고, 상기 아날로그 멀티쮼액서는 상기 CPU의 제어 하에 동작하여, 상기 제 1, 제 2 및 제 3 아날로그 복합 비디오 신호 중 어느 한 신호을 상기 제 1 아날로그 충격으로 공급하며, 이와 독립적으로, 동시에 (2) 상기 제 1, 제 2 또는 제 3 아날로그 목합 비디오 신호 중 어느 한 신호를 상기 제 2 아날로그 충격으로 공급하며, 이와 독립적으로 동시에 (3) 상기 제 1, 제 2 또는 제 3 아날로그 복합 비디오 신호 중 어느 한 신호를 상기 제 3 아날로그 비디오 (3) 상기 제 1, 제 2 또는 제 3 아날로그 복합 비디오 선호 중 어느 한 신호를 상기 제 3 아날로그 비디오

43--26

윤력으로 공급함 -와. 시각 이미지형 사용자에게 디스플레이하기 위한 비디오 디스플레이 정치와 상기 CPU와. 상기 제 1 및 제 2 아날로그 비디오 출력과, 상기 비디오 디스플레이 정치에 동작가능하게 접속되어, 상기 멀티플렉서로부터 상기 제 1 및 제 2 아날로그 비디오 충력 신호를 수신하고, 소경의 충력 아날로그 복합 비디오 신호(an output analog composite video signal)용 생성하는 비디오 프로세서 - 상기 비디오 프로세서는 상기 CPU의 제어 하에 동작하여, 상기 비디오 디스플레이 장치로, 상기 충력 아날로그 복합 비디오 신호을 전송하는데, 상기 충력 아날로그 복합 비디오 신호는 상기 멀티플렉서의 제 1 비디오 충력 상의 소점의 아날로그 복합 비디오 신호는 상기 멀티플렉서의 제 1 비디오 충력 상의 소점의 아날로그 복합 비디오 신호를 전송하는데, 상기 출력 이달로그 복합 비디오 신호는 상기 멀티플렉서의 제 1 비디오 충력 상의 소점의 아날로그 복합 비디오 신호로 이루어진 평소 스크린 이미지(a full screen image)용 상기 디스플레이 장치 상에 생성하고, 상기 멀티플렉서의 제 2 비디오 충력상의 소점의 이날로그 복합 비디오 신호로 이루어진 픽쳐-인-픽치(a picture-in-picture)(PIP) 이미지을 상기 디스플레이 장치 상에 생성될 것이며, 상기 PIP 이미지는 성기 품스크린 이미지에 중점된 - 와, 상기 CPU 및 상기 비디오 프로세서에 접속되어, 시스템 데이터 및 비디오 데이터를 수신하고, 저장하며, 진송하는 시스템 랜덤 액세스 메모리(a system random access memory)될 포함하는 비디오 디스플레이 시스템.

청구항 2

제1항에 있어서, 상기 제 3 버디오 소스는 버디오 카셋트 레코더/플레이어 장치인 버디오 디스플레이 시스템.

친구한 3

제1힘에 있어서, 상기 아닐로그 멀티플렉서에 접속되어. 상기 아닐로그 멀티플렉서에 제 4 아닐로그 목힘 비디오 신호을 제공하는 제 4 비디오 소스를 더 포함하되. 상기 아닐로그 멀티플렉서는 상기 CPU의 제이 하에 동작하여, 상기 제 1, 제 2, 제 3, 제 4 아닐로그 목합 비디오 신호을 수신하고, (1) 상기 제 1, 제 2, 제 3 또는 제 4 아날로그 복합 비디오 중 어느 한 신호를 상기 제 1 아날로그 총력으로 공급하고, 이와독립적으로, 동시에 (2) 상기 제 1, 제 2, 제 3 또는 제 4 이날로그 복합 비디오 신호 중 어느 한 신호를 상기 제 2 아날로그 총력으로 공급하는 비디오 디스플레이 시스템.

원구화 4

제3형에 있어서, 상기 이날로그 멀티플렉서에 접속되어, 상기 이날로그 멀티플렉서에 제 5 아날로그 복합 버디 오 신호을 재공하는 제 5 버디오 소스를 더 포함하되. 상기 이날로그 멀티플렉서는 상기 CPU의 제이 하에 동 작하며, 상기 제 1, 제 2, 제 3, 제 4, 제 5 아날로그 북합 버디오 신호※ 수신하고. (1) 상기 제 1, 제 2, 제 3, 제 4 또는 제 5 이날로그 복합 버디오 신호 중 어느 한 신호를 상기 제 1 아날로그 출력으로 공급하며, 이와 독립적으로, 동시에 (2) 상기 제 1, 제 2, 제 3, 제 4 또는 제 5 아날로그 북합 버디오 신호 중 어느 한 신호를 상기 제 2 아날로그 출력으로 공급하는 버디오 디스플레이 시스템.

친구함!

제4함에 있어서, 상기 이날로그 멀티플렉서에 접속되어, 상기 이날로그 멀티플렉서에 제 6 아날로그 복합 비디오 신호를 재공하는 제 6 비디오 소스를 더 포함하되, 상기 이날로그 멀티플렉서는 상기 CPU의 제어 하에 동작하여, 상기 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 아날로그 복합 비디오 신호용 수신하고, (1)상기 제 1, 재 2, 재 3, 제 4, 제 5 또는 재 6 아날로그 복합 비디오 신호 중 이느 한 신호을 상기 제 1 아날로그 총력으로 공급하며, 이와 독립적으로, 동시에 (2) 상기 제 1, 제 2, 재 3, 제 4, 제 5 또는 제 6 아날로그 복합 비디오 신호 중 이느 한 신호을 상기 제 2 아날로그 복합 비디오 신호 중 이느 한 신호을 상기 제 2 아날로그 움력으로 공급하는 비디오 디스플레이 시스템.

청구항 8

제5항에 있어서, 싱기 아날로그 멀티플렉서에 접속되어, 싱기 아날로그 멀티플렉서에 제 7 아날로그 복합 비디오 신호할 제공하는 제 7 비디오 소스醛 더 포함하되, 상기 아날로그 멀티플렉서는 상기 CPU의 제어 하여 동작하여, 상기 제 1, 제 2, 제 3, 제 4, 제 5, 제 6, 제 7 아날로그 복합 비디오 신호을 수신하고, (1) 상기 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 또는 제 7 아날로그 복합 비디오 신호 중 어느 한 신호※ 상기 제 1 아날로그 통력으로 공급하며, 이와 독립적으로, 동시에 (2) 상기 제 1, 제 2, 재 3, 제 4, 제 5, 제 6 또는 제 7 아날로그 통력으로 공급하는 비디오 건호 중 어느 한 신호을 상기 제 2 아날로그 출력으로 공급하는 비디오 디스巡레이 시스템

청구항 7

제6함에 있어서, 상기 아날로그 멀티플렉서는 상기 제 3 비디오 소스에 접속되는 독립적인 제 3 아날로그 비디오 충격을 더 포함하되. 상기 이날로그 멀티플렉서는 상기 다니의 제어 하에 동작하여, 상기 제 1. 제 2. 제 3. 제 4. 제 5. 제 6. 제 7 아날로그 복합 비디오 신호를 수신하고. (1) 상기 제 1. 제 2. 제 3. 제 4. 제 5. 제 6 또는 제 7 아날로그 복합 비디오 신호를 수신하고. (1) 상기 제 1. 제 2. 제 3. 제 4. 제 5. 제 6 또는 제 7 아날로그 복합 비디오 신호 중 어느 한 신호를 상기 제 1 이날로그 축력으로 공급하고. 이 외 독립적으로, 동시에 (2) 상기 제 1. 제 2. 제 3. 제 4. 제 5. 제 6 또는 제 7 아날로그 복합 비디오 신호 중 어느 한 신호를 상기 제 2 아날로그 축력으로 공급하며. (3) 상기 제 1. 제 2. 제 3. 제 4. 제 5. 제 6 또는 제 7 아날로그 복합 비디오 신호 중 어느 한 신호를 상기 제 3 아날로그 축력으로 공급하는 비디오 디스중레이 시스템.

월구함 8

재7항에 있어서, 상기 제 1 비디오 소스는 제 1 튜너(a first tuner)이고, 상기 제 2 비디오 소스는 제 2 튜너이고, 상기 제 3 비디오 소스는 카셋트 레코더/플래이어 장치이고, 상기 제 4 비디오 소스는 MPEG 압축복 원 모듈(an MREG decompression module)이고, 상기 제 5 비디오 소스는 상기 비디오 프로세서로부터의 % 력 이날로그 복합 비디오 신호이고, 상기 제 6 소스는 키메라 장치이며, 상기 제 7 비디오 소스는 게임 장치 인 비디오 디스플레이 시스템.

청구항 9

제1항에 있어서, ① 상기 비디오 디스플레이 장치로부터 디소 떨어진 거리에서 사용기능하며, 사용자의 손에 줬 수 있는 정도의 크기의 하무징(a housing)과, 사용자에 의한 조작물 위해 삼기 하우징내에 장착된 수동 조 직 기능한 입력 장치와, 상기 허우징내에 장착되고 상기 입력 장치에 접속되어,사용자에 의해 작집 센싱되는 주파수 병위 밖의 소정 주파수에서 사용자에 의한 상기 압력 장치의 조작에 따라 사전 설정된 방식으로 구축되 43-27 는 커맨드 신호를 전송하는 제이 전송 회로(control transmitter circuitry)을 구비하는 원격 제이 장치와, ② 성기 CPU 및 성기 비디오 프로세서에 접속되어, 상기 제어 전송 회로로부터 커맨드 산호용 수신하 고, 상기 수신된 커맨드 선호로부터 성기 서각 이미자의 변경을 자시하는 어미자 자시 신호를 유도하는 커맨드 수신 회로을 더 포함하되, 상기 비디오 프로세서는 상기 커랜드 수신 회로에 접속되어, 상기 어미지 자시 신호 물 수신하고, 사용자에 의해 성기 원격 제어 장치의 조작에 의해 지시되는 바에 따라 상기 서각 어미지를 변경 시키는 커맨드 프로세서 회로을 더 포함하는 비디오 디스플레이 시스템.

제1항에 있어서, ① 상가 비디오 디스뮬레이 장치로부터 다소 떨어진 거리에서 사용가능하며, 사용자의 손에 될 수 있는 정도의 크기의 하우징(a housing)과, 사용자에 의한 조작을 위해 상기 하우징내에 징착된 수동 조작가능한 입력 장치와, 상기 하우징내에 장착되고 상기 입력 장치에 접속되어, 사용자에 의해 직접 센상되는 주파수 범위 밖의 소경 주파수에서 사용자에 의한 상기 입력 장치의 조작에 따라 사건설정된 방식으로 구축되는 카맨드 신호를 전송하는 제어 전송 회로(control transmitter circuitry)을 구비하는 원격 제어 장치와, ② 상기 CPU 및 상기 비디오 프로세서에 접속되어, 상기 제어 전송 회로로부터 카맨드 신호를 수산하고, 상기 제 1 및 제 2 이날로그 복합 비디오 신호증 이면 하나의 신호가 상기 멀티플렉서의 제 1 출력으로 공급되고, 상기 제 1 및 제 2 이날로그 복합 비디오 신호증 이면 하나의 신호가 상기 멀티플렉서의 제 2 중력으로 공급되고, 상기 제 1 및 제 2 이날로그 복합 비디오 신호증 이면 하나의 신호가 상기 멀티플렉서의 제 2 중력으로 공급되고, 상기 제 1 및 제 2 이날로그 복합 비디오 신호증 이면 하나의 신호가 상기 멀티플렉서의 제 2 중력으로 공급되고, 상기 제 1 및 제 2 이날로그 복합 비디오 신호증 이면 하나의 신호가 상기 멀티플렉서의 제 2 중력으로 공급된 것인지를 상기 소시된 카메드 시호로보다 오드하는 커메드 소시 현존 중 더 프라지는 바디오 디스 으로 공급될 것인지를 상기 수신된 커맨드 신호로부터 유도하는 커맨드 수신 회로 쫄 더 포함하는 버디오 디스 쯀레이 시스템.

청구항 11

병대오 대스 중래에 시스템에 있어서, 중앙 처리 유닛(CPU)과, 각기 제 1 및 제 2 이날로그 복합 배대오 신호 용 생성하는 적어도 제 1 및 제 2 배대오 소스와, 상기 제 1 및 제 2 배대오 소스에 접속되며, 독립적인 제 1 및 제 2 배대오 소스와 나다고 소스에 접속되며, 독립적인 제 1 및 제 2 이날로그 배대요 충격을 갖는 아날로그 멀티폴랙서 - 상기 아날로그 멀티폴랙서는 싱기 CPU의 제어 1 및 제 2 이날로그 목합 배대오 신호을 수신하고, (1) 상기 제 1 또는 제 2 이날로그 목합 배대오 신호 중 어느 한 신호을 수신하고, (1) 상기 제 1 또는 제 2 이날로그 목합 배대오 신호 중 어느 한 신호를 상기 제 2 아날로그 배대요 충격으로, 동서에 (2) 상기 제 1 또는 제 2 아날로그 복합 배대오 신호 중 어느 한 신호을 상기 제 2 아날로그 배대요 충격으로, 동서에 (2) 상기 제 1 또는 제 2 아날로그 복합 배대오 신호 중 어느 한 신호를 상기 제 2 아날로그 배대요 출력으로 공급함 - 외, 시각 아마지를 사용자에게 디스플램이하는 배대요 디스플램이 정치와, 상기 CPU의, 상기 제 1 및 제 2 아날로그 비대요 중력 신호를 수신하고, 소정의 충격 아날로그 목합 배대요 신호 연합에 보다고 보다 상기 제 1 및 제 2 아날로그 비대요 중력 신호를 수신하고, 소정의 충격 아날로그 목합 배대요 신호를 건축하는데, 상기 등록 이날로그 목합 배대요 신호를 건축하는데, 상기 출력 이날로그 목합 배대요 신호를 건축하는데, 상기 출력 이날로그 목합 배대요 신호를 산의 사정의 이날로그 목합 배대요 신호를 이루어진 필차 산에 생성하고, 상기 및티플렉셔의 제 2 배대요 충격성의 소정의 아날로그 목합 배대요 신호로 이루어진 필차 산에 생성하고, 상기 및티플렉셔의 제 2 배대요 충격성의 소정의 아날로그 목합 배대요 신호로 이루어진 필차 산에 생성하고, 상기 및티플렉셔의 제 2 배대요 충격성의 소정의 아날로그 목합 배대요 신호로 이루어진 필차 안에 생성하고, 상기 및티플렉셔의 제 2 배대요 출력성의 소정의 아날로그 목합 배대요 신호로 이루어진 필차 안에 생성하고, 상기 및티플렉셔의 제 2 배대요 출력성의 소정의 아날로그 목합 배대요 신호로 이루어진 필차 안에 생성하고, 상기 및티플렉셔의 제 2 배대요 출력성의 소정의 아날로그 목합 배대요 신호로 이루어진 필차 안에 생성하고, 상기 및티플렉셔의 제 2 배대요 출력성의 소정의 아날로그 목합 배대요 신호로 이루어진 필차 안에 생성하고, 상기 및티플렉셔의 제 2 배대요 출력성의 소정의 아날로그 목합 배대요 신호로 이루어진 필차 안에 당한 것이며, 상기 만에 어디어 가장 살기 되었다면 그로세셔에 제공하는 콤팩트 디스크 제어기(a compact disc controller)와, 상기 CPU 및 상기 배대요 프로세셔에 제공하는 콤팩트 다스크 제어기(a compact disc controller)와, 상기 CPU 및 상기 배대요 프로세셔에 서에 제공하는 콤팩트 디스크 제어기(a compact disc controller)와, 살기 CPU 및 살기 비디오 프로세서에 접속되어, 시스템 데이터와 비디오 데이터를 수신하고, 저장하고 건송하는 시스템 랜덤 액서스 매모리를 포함 하는 비디오 디스플레이 시스템.

정구화 12

제11항에 있어서, 상기 디지털 데이터 스트램은 오디오 성분을 포함하는 비디오 디스플레이 시스템.

제12함에 있어서, 상기 디지털 데이터 스트림은 버디오 성본을 포함하되, 상기 버디오 프로세서는, 상기 CPU 의 제어 하에 통작하여, 상기 멀티플렉서로부터 상기 제 1 이날로그 버디오 솔릭과, 상기 멀티플렉서로부터 상기 제 1 이날로그 버디오 솔릭과, 상기 멀티플렉서로부터 상기 제 2 이날로그 버디오 출력과, 상기 디지털 데이터 스트림을 수신하고, 상기 출력 아날로그 복합 버디오 신호을 상기 베디오 디스플레이 장치로 전송하며, 상기 등력 아날로그 복합 버디오 신호는, 상기 제 1 아날로그 비디오 출력, 상기 제 2 아날로그 비디오 출력, 상기 제 2 아날로그 비디오 출력, 상기 제 2 아날로그 비디오 종력, 상기 제 2 아날로그 비디오 종력, 상기 대로 데이터 스트림 중 어느 하나로 이루어진 풀스크린 어때지를 상기 디스플레이 장치 상에 생성하고, 상기 제 1 이날로그 비디오 충력, 상기 제 2 아날로그 비디오 종력, 상기 대로 데이터 스트림 중 어느 하나로 이루어진 목치-인-꼭치(PIP) 어때지를 상기 디스플레이 장치 상에 생성하는 비디오 디스트웨어 시스템 레이 징치 상에 생성하는 비디오 디스뮬레이 시스템.

중앙 처리 유닛(CPU)과, 각기 제 1 및 제 2 아날로그 복합 비디오 신호를 생성하는 적어도 제 1 및 제 2 비디오 소스와, 상기 제 1 및 제 2 비디오 소스에 접속되며, 독립적인 제 1 및 제 2 이날로그 병디오 충력을 갖는 아날로그 멀티플랙서 - 상기 아날로그 멀티플랙서는 상기 CPU의 제이 하여 동작하여, 상기 제 1 및 제 2 이날로그 복합 비디오 신호 중 어느한 신호을 상기 제 1 이날로그 충력으로 공급하며, 이외 독립적으로, 동시에 (2) 상기 제 1 또는 제 2 이날로그 복합 비디오 신호 중 어느한 신호을 상기 제 1 이날로그 충력으로 공급하며, 이외 독립적으로, 동시에 (2) 상기 제 1 또는 제 2 이날로그 복합 비디오 신호 중 이느 한 신호을 상기 제 2 이날로그 비디오 출력으로 공급하는 외, 시각 이미지를 사용자에게 디스플레이하는 비디오 디스플레이 장치와, 상기 CPU와, 상기 제 1 및 2 아날로그 비디오 충력과 상기 비디오 신플레이 장치에 동작가능하게 접속되어, 상기 멀티※핵시속된 상기 제 1 및 제 2 아날로그 비디오 송력 시속을 스시하고 사전의 총력 아나로그 분한 비디오 신호(an mutout analog composite videa 기 비디오 디스플레이 장치에 통작가능하게 접속되어, 상기 멀티%라서로부터 상기 제 1 및 제 2 아날로그 비디오 송력 신호을 수신하고, 소경의 출력 아날로그 복합 비디오 신호(an output analog composite video signal)을 생성하는 비디오 프로세서 - 상기 비디오 프로세서는, 상기 CPU의 제어 하에 동작하여, 상기 비디오 디스플레이 장치로, 상기 훈력 아날로그 복합 비디오 신호송 전송하다며, 상기 훈력 아날로그 복합 비디오 신호는 상기 멀티플렉서의 제 1 비디오 출력 상의 소점의 아날로그 복합 비디오 신호로 이루어진 폰 스크린 이미지(a full screen image)을 상기 디스플레이 장치 상에 생성하고, 상기 멀티플렉서의 제 2 비디오 출력상의 소정의 아날로그 복합 비디오 신호로 이루어진 픽치-인-픽치(a picture-in-picture)(PIP) 이미지을 상기 디스플레이 장치 상에 생성할 것이며, 상기 PIP 이미지는 상기 푼 스크린 이미지에 중첩된 - 와, 싱기 CPU 및 상기 비디오 프로세서에 접속되어, 시스템 데이터와 비디오 데이터를 수신하고, 저장하고, 전송하는 시스템 랜딩 액세스 메모리를 포함하되, 상기 제 1 비디오 소스는, 상기 사용자에 의해 직접 생성되는 주파수 범위 밖의 주파수들에서 건속되는 신호들을 수신하는 비디오 수신 회로에 접속된 제 1 유너를 포함하고, 상기 제 1 큐너

43-28

는 상기 선호들을 각기 상기 재 1 아날로그 복합 비디오 선호로 변환하는 동작을 수행하며, 상기 제 2 비디오 소스는 제 2 유너, 비디오 카세트 레코더/플레이어 장치, WPEG 압축복원 모듈, 상기 비디오 프로세서로부터의 상기 움력 이날로그 복합 비디오 선호, 키메리 장치 및 게임 장치로 이루어진 그룹으로부터 선택된 소스인 비디오 디스플레이 시스템.

청구화 15

제14항에 있어서, 상기 제 2 비디오 소스는, 상기 사용자에 의해 직접 선생되는 주파수 범위 밖의 주파수들에서 전송되는 신호들을 수신하는 비디오 수신회로에 접속된 제 2 유너품 포함하고, 상기 제 2 유너는 상기 산호들을 각기 상기 제 2 이날로그 목합 비디오 신호로 변환하는 동작을 수행하는 비디오 디스플레이 사스템.

철구항 16

비디오 디스醛레이 장치를 사용하여 사용자에게 시각 이미지를 디스플레이 하는 방법에 있어서, 제 1, 제 2 및 제 3 이날로그 역합 비디오 선호를 이날로그 비디오 멀티플렉서로 제공하는 단계 - 상기 멀티플렉서는 독립적인 제 1, 제 2 및 제 3 출력을 구비하고, 상기 독립적인 제 3 총력은 상기 제 3 이날로그 복합 비디오 선호 이 접속됨 - 와, 상기 멀티플렉서의 제 1 총력으로 공급할, 싱기 제 1, 제 2 및 제 3 아날로그 복합 비디오 선호중 하나를 선택하는 제 1 선택 단계와, 상기 제 1 선택 단계와 독립적으로, 동사예, 상기 멀티플렉서의 제 2 총력으로 공급될, 싱기 제 1, 제 2 및 제 3 아날로그 복합 비디오 신호중 하나를 선택하는 제 2 선택 단계와, 상기 제 1 및 2 선택 단계와 독립적으로, 동사예, 상기 멀티플렉서의 제 2 총력으로 공급될, 상기 제 1, 제 2 및 제 3 아날로그 복합 비디오 신호중 하나를 선택하는 제 2 선택 단계와 독립적으로 등에 3 아날로그 복합 비디오 신호중 하나를 선택하는 단계와 등 합의 등 상기 제 1, 제 2 및 제 3 아날로그 복합 비디오 신호 중 하나를 선택하는 단계와, 비디오 프로세서에서 상기 멀티플렉서의 제 1 및 제 2 총력을 수신하는 단계와, CPU의 제에 하에 삼기 비디오 프로세서를 이용하여, 삼기 멀티플렉서의 제 1 및 제 2 총력을 수신하는 단계와, CPU의 제에 하에 삼기 비디오 프로세서를 이용하여, 삼기 완티를 액서의 제 1 비디오 총력 삼의 상기 아날로그 복합 비디오 신호의 일부로 이루어진 이미지를 상기 비디오 디스플레이 장치 상에 제공함 총력 이날로그 복합 비디오 신호를 생성하는 단계를 포함하는 시각 이미지 디스플레이 방법.

청구항 17

제16항에 있어서, 출력 이냥로그 복합 버디오 산호를 생성하는 상기 단계는, 상기 디스플레이 장치 상에 상기 밀터플랙서의 제 I 비디오 출력상의 아날로그 복합 버디오 신호의 품 스크린 이미지를 제공하고, 상기 디스플 래이 장치 상에 상기 멀티플렉서의 재 2 비디오 총력상의 아날로그 복합 비디오 산호의 픽쳐-인-픽쳐(PIP) 이 미지를 제공하되, 상기 PIP 이미지는 상기 풀 스크린 이미지에 중첩되는 단계를 포함하는 시각 이미지 디스플 레이 방법.

청구항 18

제16항에 있어서, 심기 아닐로그 멀티플렉서로 제 4 아닐로그 복합 비디오 신호을 제공하는 단계을 더 포함하고, 삼기 제 1 전력 단계는 삼기 멀티플렉서의 제 1 충력으로 공급할, 삼기 제 1, 제 2, 제 3 또는 제 4 이닐로그 복합 비디오 신호중 하나올 선택하는 단계를 포함하며, 삼기 제 2 선택 단계는, 삼기 제 1 선택 단계와 독립적으로, 동시에, 싱기 멀티플렉서의 제 2 충력으로 공급될, 삼기 제 1, 제 2, 제 3 또는 제 4 아닐로그 복합 비디오 신호중 하나를 선택하는 단계를 포함하는 시각 이미지 디스플레이 방법.

청구한 19

제18항에 있어서, 상기 아날로그 멀티플렉서로 제 5, 제 6, 제 7 이날로그 복합 비디오 신호을 제공하는 단계 월 더 포함하고, 상기 제 1 선택 단계는 삼기 멀티플렉서의 제 1 총력으로 공급될, 상기 재 1, 제 2, 제 3, 제 4, 제 5, 제 6 또는 제 7 이날로그 독합 비디오 신호중 하나쯤 선택하는 단계를 포함하며, 상기 제 2 선택 단계는, 상기 제 1 선택 단계와 독립적으로, 동시에, 상기 멀티플렉서의 제 2 총력으로 공급될, 상기 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 또는 제 7 아날로그 독합 비디오 신호중 하나를 선택하는 단계을 포함하는 사각 이미지 디스용레이 방법.

최구화 20

제19항에 있어서, 상기 이날로그 멀티플렉서는 상기 제 3 비디오 소스에 접속되는 독립적인 제 3 이날로그 비디오 충력을 모함하며, 상기 제 1 선택 단계는 상기 멀티플렉서의 제 1 껍력으로 공급될, 상기 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 또는 제 7 이날로그 복합 비디오 신호중 하나를 선택하는 단계를 포함하고, 상기 제 2 선택 단계는, 상기 제 1 선택 단계와 독립적으로, 동시에, 상기 멀티플렉서의 제 2 출력으로 공급당, 상기 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 또는 제 7 이날로그 복합 비디오 신호중 하나를 선택하는 단계를 포함하며, 상기 제 1 및 제 2 선택 단계와 독립적으로, 동시에, 상기 제 3 멀티플렉서의 제 2 플릭으로 공급당, 상기 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 또는 제 7 이날로그 복합 비디오 신호중 하나를 선택하는 단계상 더 모합하는, 사기 제 3 멀티플렉서 등력으로 공급당, 상기 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 또는 제 7 이날로그 복합 비디오 신호중 하나를 선택하는 단계상 더 모합하는 사각 이미지 디스플레이 방법.

친구항 21

재16항에 있어서, 버디오 디스플레이 잘치로부터 떨어진 거리에서 수동으로 조작가능하고, 사용자에 의해 조작 지수는 입력 장치를 이용하여, 상기 디스플레이된 시각 아마지의 원하는 번결을 자시하는 커맨드 신호을 생성 하고, 상기 생성된 신호를 커맨드 건송기로 전송하는 단계와 상기 커맨드 전송기로부터, 사용자에 의해 작접 센심되는 주피수 밤위 밖의 소정의 주피수에서, 상기 사용자에 의한 상기 입력 장치의 조작에 따라 서건설정된 방식으로 구축된 상기 커맨드 신호를 전송하는 단계와 상기 커맨드 전송기로부터 상기 커맨드 신호을 수신하고, 상기 수신된 커맨드 신호로부터 상기 사각 아마지의 변경을 지시하는 아마지 지시 신호를 유도하는 단계와 상기 아마지 신호를 수신하고, 사용자에 의해 상기 원격 제어 장치의 조작에 의해 지시되는 바와 같이 상기 시각 아마지를 변경하는 단계를 더 포함하는 시각 아마지 디스플레이 방법.

청구항 22

제16항에 있어서, 테디오 디스웰레이 장치로부터 総어진 거리에서 수동으로 조작가능하고, 사용자에 의해 조작 기능한 입력 장치® 이용하여, 삼기 디스웨레이턴 시각 어미지의 원하는 변경을 지시하는 커맨드 신호를 생성 하고, 삼기 생성된 신호을 커맨드 전송기로 전송하는 단계와, 삼기 커맨드 전송기로부터, 사용자에 의해 작집 선상되는 주파수 범위 밖의 소점의 주파수에서, 삼기 사용자에 의한 삼기 입력 장치의 조작에 따라 사전설정된 43~29 방식으로 구축된 상기 커맨드 신호용 건송하는 단계와 상기 커맨드 건송기로부터 상기 커맨드 신호용 수신하고, 상기 제 1 및 제 2 이날로그 목합 비디오 신호중 어떤 하나의 신호가 멀티풀릭서의 제 1 충력으로 공급되고, 상기 제 1 및 제 2 이날로그 복합 비디오 신호중 어떤 하나의 신호가 멀티풀릭서의 제 2 충력으로 공급되는지을 상기 수신된 커맨드 신호로부터 유도하는 단계를 더 포함하는 시각 이미지 디스뮬레이 방법.

제22항에 있어서, 상기 CPU 및 상기 비디오 프로세서에 접속되는 단일 사스템 랜덤 액세스 메모리풀 사용하여 사스템 데이터, 비디오 데이터, 그래픽 데이터, 건지 프로그램 인내 데이터를 수신하고, 저장하며, 진송하는 단계를 더 포함하는 시각 이미지 디스플레이 방법.

중암 처리 유닛(CPU)과, 각기 제 1 및 제 2 아날로그 복합 비디오 신호를 생성하는 적어도 제 1 및 제 2 비디오 소스와, 상기 제 1 및 제 2 비디오 소스에 접속되며, 독립적인 제 1 및 제 2 이날로그 비디오 출력을 갖는 아날로그 멀티플렉서 - 상기 아날로그 멀티플렉서는 상기 CPU의 제어 하여 동작하여, 상기 제 1 및 제 2 아날로그 멀티플렉서 - 상기 아날로그 멀티플렉서는 상기 CPU의 제어 하여 동작하여, 상기 제 1 및 제 2 아날로그 범합 비디오 신호을 수신하고, (1) 상기 제 1 또는 상기 제 2 아날로그 복합 비디오 신호 중 어느한 신호을 상기 제 1 아날로그 출력으로 공급하며, 이와 독립적으로 공급함 - 와, 시각 아미지를 사용자에게 디스플레이하는 비디오 디스플레이 장치와, 상기 CPU와, 상기 제 1 및 제 2 아날로그 비디오 출력과, 상기 비디오 디스플레이 장치에 동작가능하게 접속되어, 상기 제 1 및 제 2 아날로그 비디오 출력과, 상기 비디오 디스플레이 장치에 동작가능하게 접속되어, 상기 제 1 및 제 2 아날로그 비디오 출력과, 상기 비디오 대스플레이 장치에 동작가능하게 접속되어, 상기 멀티플렉서로부터 상기 제 1 및 제 2 아날로그 비디오 충력과, 상기 비디오 대스플레이 장치로, 상기 출력 아날로그 복합 비디오 신호를 전송하는데, 상기 출력 아날로그 복합 비디오 신호를 전송하는데, 상기 물티플렉서의 제 1 비디오 출력 상의 소장의 아날로그 복합 비디오 신호로 이루어진 풀스크린 어머지(a full screen image)를 상기 다스플레이 장치 상에 생성하고, 상기 멀티플렉서의 제 2 비디오 클릭 어머지(a full screen image)를 상기 다스플레이 장치 상에 생성하고, 상기 멀티플렉서의 제 2 비디오 출력상의 소정의 아날로그 복합 비디오 신호로 이루어진 찍처으라 막혀(a picture-in-picture)(PIP) 이미지를 상기 디스플레이 장치 상에 생성한 것이며, 상기 PIP 어미지는 상기 풀 스크린 어머지에 중첩점 - 와, 상기 CPU 및 상기 비디오 프로세서에 접속되어, 시스템 데이디와 비디오 대이터를 액세스 매모리에 저장되어, 시스템 랜드 막세스 매모리를 포함하되고, 상기 비디오 프로세서는 상기 시스템 랜드 액세스 매모리에 저장되어, 상기 비디오 프로세서에 의해 출력된 상기 등의 이날로그 복합 비디오 신호 상으로 중첩되는 시스템 그래픽을 생성하도록 동작하는 비디오 디스플레이 시스템. 중암 처리 유녓(CPU)과, 각기 제 1 및 제 2 아날로그 복합 버디오 신호를 생성하는 적어도 제 1 및 제 2 버

출력상의 소장의 아날로그 복합 배디오 신호로 이루어진 픽쳐-인-픽치(a picture-in-picture)(PIP) 어머지 풀 상기 디스플레이 장저 상에 생성할 것이며, 상기 PIP 어머지는 상기 풀 스크린 어머지에 중점점 - 와, 상 기 CPU 및 싱기 배디오 프로세서에 접속되어, 시스템 테이터와 배디오 데이터을 수산하고, 저장하고 건송하는 시스템 캠덤 액세스 메모리를 포함하되, 상기 배디오 프로세서는 상기 밀티플렉서로부터 출력된 상기 제 1 또 는 제 2 이날로그 복합 배디오 신호 중 어느 한 신호로부터 전자 프로그램 인내(electronic program guide:EPG) 데이터를 추충하고, 싱기 시스템 캠텀 액세스 메모리내에 싱기 EPG 데이터를 저장하며, 상기 EPG 데이터를 상기 배디오 프로세서에 의해 충격된 상기 출력된 이날로그 복합 배디오 신호 상으로 중첩시키는 동 작을 수행하는 비디오 디스플레이 시스템.

청구항 26


비디오 디스쏼레이 장치철::사용하여 사용자에게 사각 이미지를 디스끌레이하는 방법에 있어서, 제 1 및 제 2 비디오 디스쏠레이 장치철·사용하여 시봉자에게 사각 아내지를 나스챨레이라는 왕말에 있어서, 세 I 및 세 c 아날로그 찍힘 비디오 신호를 아날로그 비디오 얼티플렉서로 제공하는 단계 - 상기 멀티플렉서는 제 1 및 제 2 출력을 구비함 * 와, 상기 및티플렉서의 제 1 출력으로 공급됨, 상기 제 1 및 제 2 아날로그 복합 비디오 신출증 하나를 선택하는 제 1 선택 단계와, 상기 제 1 선택 단계와 독립적으로, 동시에, 상기 멀티플렉서의 제 2 출력으로 공급됨, 상기 제 1 및 제 2 아날로그 복합 비디오 신호증 하나를 선택하는 제 2 선택 단계와, 비디오 프로세서에서 삼기 멀티플렉서의 제 1 및 제 2 충력을 수신하는 단계와, 디지털 테이터 스트림을 삼기 콤 팩트 디스크 제어기로부터 상기 비디오 프로세서를 제공하는 단계와, 다시의 제어하에 상기 비디오 프로세서를 제공하는 다시와, 다시의 제어하에 상기 비디오 프로세서를 제공하는 다시와, 다시의 제어하여 상기 비디오 프로세서를 제공하는 다시와, 다시의 제어하여 상기 비디오 프로세서를 제공하는 다시와, 다시의 제어하여 상기 비디오 프로세서를 제공하는 다시와, 다시의 제상하여 상징 비디오 사람이 의료와 상기 범티플레 이용하여, 상기 및티용력서의 제 1 비디오 출력 상의 상기 이날로그 복합 비디오 신호의 일부와 상기 멀티폴랙 서의 재 2 비디오 출력상의 상기 아날로그 복합 비디오 신호의 일부로 이루어진 이미지浴 상기 비디오 디스풍 레이 장치 상에 제공할 출력 이날로그 복합 비디오 신호물 생성하는 단계을 포함하는 시각 이미지 디스폴레이 반번.

청구항 27


제25항에 있어서, %력 아날로그 복합 비디오 신호% 생성하는 싱기 단계는 싱기 멀티쥴렉서의 제 1 출력, 상 기 멀티쯂렉서의 제 2 출력 또는 상기 디지털 태이터 스트링 중 이는 하나로 이루어진 풀 스크린 이미지签 상 기 디스푸레이 장치 상에 생성하고, 상기 멀티플렉서의 제 1 %력, 상기 멀티쮼렉서의 제 2 출력 또는 상기 디지털 데이터 스트림 중 어느 하나로 이루어진 찍처-인-딱쳐(PIP) 이미지풀 싱기 디스플레이 장치 심에 생성


하는 시각 이미지 디스풀레이 방법.

£21




SE2








도면4




43-33


















43-37




MENU1@CARD I WEATHER@CARD2 SPORTS@CARD3

- @
- @CARD2 FLOW
- @CARD3


IF 1 == 1@CARD9

@


MENU2@CARD3
SELECTION A@CARD11
SELECTION B@CARD12
SELECTION C@CARD13
@




£213



至2914




⊊⊵15



43-41

至2516



£217

